• 제목/요약/키워드: log gf

검색결과 23건 처리시간 0.03초

SOLAR LOG GF VALUES FOR THE SPECTRAL LINES IN THE RANGE ${\lambda}{\lambda}$ 6209 - 6273 ${\AA}$

  • STALIN C. S.;SINHA K.;SANWAL B. B.
    • 천문학회지
    • /
    • 제29권spc1호
    • /
    • pp.341-342
    • /
    • 1996
  • We present here the solar LOG GF values obtained using the Liege solar at las and the standard solar photospheric models for the spectral lines in the wavelength range ${\lambda}{\lambda}$ 6209 - 6273 ${\AA}$. These log gf values shall be used to interpret a high resolution spectra of the star $\gamma$ Draconics.

  • PDF

SOLAR LOG GF VALUES IN THE INFRARED J AND H BANDS

  • STALIN C. S.;TRIVEDI CHETNA;SINHA K.;SAKWAL B. B.
    • 천문학회지
    • /
    • 제29권spc1호
    • /
    • pp.343-344
    • /
    • 1996
  • Solar IR spectra have been utilised by us to derive log gf values for atomic lines due to 17 chemical elements. in the J and H bands, i.e. in the wavelength ranges 1.00 - 1.34 ${\mu}m$ and 1.49 - 1.80 ${\mu}m$ respectively. The observed central line depths were based on the FTS atlases published at. Liege and KPNO. We also reprot new log gf values for 51 lines for which neither theoretical nor experimental values are available till date.

  • PDF

GF(2^n)상에서 병렬 멱승 연산의 프로세서 바운드 향상 기법 (The Improved Processer Bound for Parallel Exponentiation in GF(2^n))

  • 김윤정;박근수;조유근
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
    • /
    • pp.701-703
    • /
    • 2000
  • 본 논문에서는 정규 기저 표현(normal bases repersentation)을 갖는 GF(2n)상에서의 병렬 멱승 연산에 있어서 2 가지의 개선 사항을 기술한다. 첫째는,k를 윈도우 길이로 할 때 라운드가 [log k]+[log[n/k]]로 고정된 경우에 현재까지 알려진 방법보다 더 작은 수의 프로세서를 갖는 방안이다. 둘째는 점근적인(asymptotic)분석을 통하여 GF(2n)상에서의 병렬 멱승 연산이 O(n/log2n)개의 프로세서로 O(logn)라운드에 수행될 수 있음을 보인다. 이것은 m로세서 $\times$라운드의 바운드를 O(n/logn)으로 하는 것으로 이전까지 알려졌던 O(n)을 개선한 것이다.

  • PDF

GF($3^m$)의 Digit-Serial 유한체 곱셈기 (Digit-Serial Finite Field Multipliers for GF($3^m$))

  • 장남수;김태현;김창한;한동국;김호원
    • 대한전자공학회논문지SD
    • /
    • 제45권10호
    • /
    • pp.23-30
    • /
    • 2008
  • 최근 페어링 기반의 암호시스템에 대한 연구가 활발히 진행되고 있으며, 암호시스템의 효율성은 기존의 공개키 암호시스템과 같이 유한체에 의존한다. 페어링 기반의 암호시스템의 경우 주로 GF($3^m$)에서 고려되며 유한체 연산에서 곱셈 연산이 효율성에 가장 큰 영향을 미친다. 본 논문에서는 삼항 기약다항식 기반의 새로운 GF($3^m$) MSD-first Digit-Serial 곱셈기를 제안한다. 제안하는 MSD-first Digit-Serial 곱셈기는 모듈러 감산 연산부를 병렬화하여 공간복잡도는 기존의 결과와 거의 같으나 Critical Path Delay가 기존의 1MUL+(log ${\lceil}n{\rceil}$+1)ADD에서 1MUL+(log ${\lceil}n+1{\rceil}$)ADD으로 감소한다. 따라서 Digit이 $2^k$가 아닌 경우 1번의 덧셈에 대한 시간 지연이 감소한다.

타원곡선 암호프로세서의 재구성형 하드웨어 구현을 위한 GF(2$^{m}$)상의 새로운 연산기 (A Novel Arithmetic Unit Over GF(2$^{m}$) for Reconfigurable Hardware Implementation of the Elliptic Curve Cryptographic Processor)

  • 김창훈;권순학;홍춘표;유기영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권8호
    • /
    • pp.453-464
    • /
    • 2004
  • In order to solve the well-known drawback of reduced flexibility that is associate with ASIC implementations, this paper proposes a novel arithmetic unit over GF(2$^{m}$ ) for field programmable gate arrays (FPGAs) implementations of elliptic curve cryptographic processor. The proposed arithmetic unit is based on the binary extended GCD algorithm and the MSB-first multiplication scheme, and designed as systolic architecture to remove global signals broadcasting. The proposed architecture can perform both division and multiplication in GF(2$^{m}$ ). In other word, when input data come in continuously, it produces division results at a rate of one per m clock cycles after an initial delay of 5m-2 in division mode and multiplication results at a rate of one per m clock cycles after an initial delay of 3m in multiplication mode respectively. Analysis shows that while previously proposed dividers have area complexity of Ο(m$^2$) or Ο(mㆍ(log$_2$$^{m}$ )), the Proposed architecture has area complexity of Ο(m), In addition, the proposed architecture has significantly less computational delay time compared with the divider which has area complexity of Ο(mㆍ(log$_2$$^{m}$ )). FPGA implementation results of the proposed arithmetic unit, in which Altera's EP2A70F1508C-7 was used as the target device, show that it ran at maximum 121MHz and utilized 52% of the chip area in GF(2$^{571}$ ). Therefore, when elliptic curve cryptographic processor is implemented on FPGAs, the proposed arithmetic unit is well suited for both division and multiplication circuit.

$GF(2^m)$상의 AOP 기반 비-시스토릭 병렬 $AB^2+C$연산기 (A Base AOP Bit-Parallel Non-Systolic for $AB^2+C$ Computing Unit for $GF(2^m)$)

  • 황운택
    • 한국정보통신학회논문지
    • /
    • 제10권9호
    • /
    • pp.1538-1544
    • /
    • 2006
  • 본 논문은 $GF(2^m)$상의 n차 기 약 AOP를 적용하여 비-시스토릭 병렬 $AB^2+C$ 연산기를 제안한다. 본 논문에서 제안한 연산기 회로는 AND게이트와 EX-OR 게이트만을 사용하여 설계되어지며, 설계된 회로는 기약 AOP의 특성을 이용하여 게이트를 사용하지 않고 결선으로만 연결되어 게이트 및 지 연시간이 없는 순환이동과, m개의 AND 게이트와 m개의 EX-OR게이트를 필요로 하는 승산연산, EX-OR게이트로만 구성되어지는 멱승연산, 승산연산과 멱승연산을 이용한 파워섬연산 및 가산연산 등이 사용된다. 제안된 연산기 법은 AND게이트와 EX-OR게이트만을 사용함으로 고속의 데이터 처리, 저전력 및 집적화 등의 장점이 있으며, $T_A+(1+[log^m_2])T_X$의 연산 지연시간을 갖는다.

$GF(2^{m})$에서 정규기저를 이용한 고속 곱셈 역원 연산 방법 (A Fast Method for Computing Multiplicative Inverses in $GF(2^{m})$ Using Normal Basis)

  • 장용희;권용진
    • 한국정보보호학회:학술대회논문집
    • /
    • 한국정보보호학회 2002년도 종합학술발표회논문집
    • /
    • pp.84-87
    • /
    • 2002
  • 최근 정보보호의 중요성이 커짐에 따라 암호이론에 대한 관심이 증가되고 있다. 이 중 Galois 체 GF(2$^{m}$ )은 대부분의 암호시스템에서 사용되며, 특히 공개키 기반 암호시스템에서 주로 사용된다. 이들 암호시스템에서는 GF(2$^{m}$ )에서 정의된 연산, 즉 덧셈, 뺄셈, 곱셈 및 곱셈 역원 연산을 기반으로 구축되므로, 이들 연산을 고속으로 계산하는 것이 중요하다. 이들 연산 중에서 곱셈 역원이 가장 time-consuming하다. Fermat의 정리를 기반으로 하고, GF(2$^{m}$ )에서 정규기저를 사용해서 곱셈 역원을 고속으로 계산하기 위해서는 곱셈 횟수를 감소시키는 것이 가장 중요하며, 이와 관련된 방법들이 많이 제안되어 왔다. 이 중 Itoh와 Tsujii가 제안한 방법[2]은 곱셈 횟수를 O(log m)까지 감소시켰다. 본 논문에서는 Itoh와 Tsujii가 제안한 방법을 이용해서, m=2$^n$인 경우에 곱셈 역원을 고속으로 계산하는 방법을 제안한다. 본 논문의 방법은 필요한 곱셈 횟수가 Itoh와 Tsujii가 제안한 방법 보다 적으며, m-1의 분해가 기존의 방법보다 간단하다.

  • PDF

GF($P^{nm}$)상의 다항식 분할에 의한 병렬 승산기 설계 (A Parallel Multiplier By Mutidigit Numbers Over GF($P^{nm}$))

  • 오진영;윤병희나기수김흥수
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 추계종합학술대회 논문집
    • /
    • pp.771-774
    • /
    • 1998
  • In this paper proposes a new bit-parallel structure for a multiplier over GF((Pn)m), with k-nm. Mastrovito Multiplier, Karatsuba-ofman algorithm are applied to the multiplication of polynomials over GF(2n). This operation has a complexity of order O(k log p3) under certain constrains regardig k. A complete set of primitive field polynomials for composite fields is provided which perform modulo reduction with low complexity. As a result, multiplier for fields GF(Pk) with low gate counts and low delays are constructed. The architectures are highly modular and thus well suited for VLSI implementation.

  • PDF

Trinomial $GF(2^m)$ 승산기의 하드웨어 구성에 관한 연구 (A Study on the Hardware Architecture of Trinomial $GF(2^m)$ Multiplier)

  • 변기영;윤광섭
    • 전자공학회논문지SC
    • /
    • 제41권5호
    • /
    • pp.29-36
    • /
    • 2004
  • 본 논문에서는 m차 trinomial을 적용한 새로운 GF(2m)상의 승산기법과 그 구현회로를 제안하였다. 제안한 연산기법들을 각각 MR, PP 및 MS라 명칭한 연산모듈로 구현하였고, 이들을 조직화하여 새로운 GF(2/sup m/) 병렬 승산회로를 구성하였다. 제안된 GF(2/sup m/) 승산기의 회로복잡도는 ㎡ 2-입력 AND게이트와 ㎡-1 2-입력 XOR게이트이며, 연산에 소요되는 지연시간은 T/sub A/+(1+[log₂/sup m/])T/sub x/이다. 제안된 연산기의 시스템 복잡도와 구성상의 특징을 타 연산기들과 비교하였고, 그 결과를 표로 정리하여 보였다. 제안된 승산기는 정규화된 모듈구조와 확장성을 가지므로 VLSI 구현에 적합하며, 타 연산회로로의 응용이 용이하다.

GF(2m) 상에서의 병렬 승산기 설계에 관한 연구 (A Study on the Construction of Parallel Multiplier over GF2m) )

  • 한성일
    • 한국컴퓨터정보학회논문지
    • /
    • 제17권3호
    • /
    • pp.1-10
    • /
    • 2012
  • 본 논문에서는 계수순환과 기약 삼항식을 적용하여 시스템 복잡도를 개선한 GF($2^m$)상의 승산기 구성방법과 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, 승산항의 계수 순환과 기약 삼항식을 적용한 모듈로 연산을 하는 회로 구성의 특성상 기존의 타 논문에 비해 회로 복잡도가 감소함을 보였다. 본 논문에서 제안한 회로의 시스템 복잡도는 $2m^2$개의 2-입력 AND 게이트, m (m+2)개의 2-입력 XOR 게이트의 회로복잡도이며, 메모리나 스위치 등의 별도의 소자는 필요하지 않다. 연산에 소요되는 최대 지연시간은 $T_A+(2+{\lceil}log_2m{\rceil})T_X$ 이다. 본 논문에서 제안한 회로는 간단하고, 정규성을 보이며, 모듈구성이 가능하기 때문에 VLSI 회로구성에 상대적으로 적합하다.