• 한국광학회지
• /
• 제13권4호
• /
• pp.336-339
• /
• 2002

링레이저 자이로의 주파수 잠김을 개선하기 위하여, 링레이저 공진기에 저산란 반사경을 적용하는 연구가 수행되었다. 초정밀 연마기술을 통해 표면 거칠기 1Å rms 이하의 반사경 기판을 가공하였으며, 가공된 기판에 이온빔 스퍼터링 코팅방식을 이용하여 산란율 300ppm 이하의 반사경을 제작하였다. 제작된 저산란 반사경을 링레이저 자이로에 적용한 결과, 자이로의 잠김 주파수를 약 0.1 deg/sec 이하로 개선할 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 추계학술대회
• /
• pp.104-106
• /
• 2018

The harmonics and the DC offset in the grid can cause serious synchronization problems for grid connected inverters (GCIs) which leads not able to satisfy the IEEE 519 and p1547 standards in terms of phase and frequency variations. In order to guarantee the smooth and reliable synchronization of GCIs with the grid, Phase Locked Loop (PLL) is the crucial element. Typically, the performance of the PLL is assessed to limit the grid disturbances e.g. grid harmonics, DC Offset and voltage sag etc. To ensure the quality of GCI, the PLL should be precise in estimating the grid amplitude, frequency and phase. Therefore, in this paper a novel Robust PLL technique called Digital Lock-in Amplifier (DLA) PLL is proposed. The proposed PLL estimate the frequency variations and phase errors accurately even in the highly distorted grid voltage conditions like grid voltage harmonics, DC offsets and grid voltage sag. To verify the performance of proposed method, it is compared with other six conventional used PLLs (CCF PLL, SOGI PLL, SOGI LPF PLL, APF PLL, dqDSC PLL, MAF PLL). The comparison is done by simulations on MATLAB Simulink. Finally, the experimental results are verified with Single Phase GCI Prototype.

• 대한전자공학회논문지SD
• /
• 제43권9호
• /
• pp.10-16
• /
• 2006

본 논문에서는 PHS 어플리케이션에서 새로운 Coarse Toning 기법을 사용한 빠른 스위칭의 CMOS 주파수 합성기를 기술하였다. 제안한 Coarse Tuning 방법은 Phase Noise와 Lock-Time을 최적화하기 위해 LC-VCO의 적절한 Tuning Capacitances를 선택하는 것이다. 이를 바탕으로 측정된 Lock-Time은 약 $20{\mu}s$ 이고, Phase Noise는 600kHz의 offset에서 -121dBc/Hz이다. 칩은 $0.25{\mu}m$ CMOS 공정으로 제작하였고, 면적은 $0.7mm{\times}2.1mm$ 이다. 소비전력은 2.7V 공급 전압 하에서 54mW 이다.

• 한국전산유체공학회:학술대회논문집
• /
• 한국전산유체공학회 2009년 추계학술대회논문집
• /
• pp.27-33
• /
• 2009

In this paper, the flow past a rotary oscillating circular cylinder is simulated. The high-order and high-resolution numerical schemes with the characteristic boundary conditions are used for the compressible Navier-Stokes equation. The frequencies of rotating oscillation are $0.19\;{\leq}\;S_f\;{\leq}\;0.25$ for the maximum angular $\theta_{max}=10^{\circ}$ and $17^{\circ}$. The flow conditions are Mach number of 0.3 and Reynolds number of 1000. At Lock-on and Non-lock-on region which are defined by the relation between the vortex shedding frequency and the oscillating frequency, the drag and lift coefficient are analyzed.

• 한국광학회지
• /
• 제22권3호
• /
• pp.134-140
• /
• 2011

본 논문에서는 생체 내부를 비침습적으로 영상화하기 위한 방법으로 생체내에서의 빛의 전파가 흡수보다는 산란이 지배적으로 작용하는 근적외선(NIR, near-infrared) 영역의 레이저 광원 및 광 검출기를 이용하여 주파수영역(frequency-domain) 확산 광 단층촬영(DOT, diffuse optical tomography) 시스템을 구현하였으며, 생체조직을 모사한 액체 팬텀에 광학적 특성이 다른 이형성분(anomaly)을 삽입하여 실험적으로 흡수 및 산란 분포에 대한 영상을 복원함으로써 이형성분의 위치와 형태에 대한 정보를 획득하였다.

• 대한기계학회논문집B
• /
• 제27권11호
• /
• pp.1645-1654
• /
• 2003

When vortex shedding is locked-on to a single frequency oscillatory flow, the variations of vortex dynamics are investigated using a time-resolved PIV system. Wake regions of recirculation and vortex formation, dynamic behavior of the shed vortices and the Reynolds stress fields are measured in the wake-transition regime at the Reynolds number 360. In the lock-on state, reduction of the wake region occurs and flow energy distributed downstream moves upstream being concentrated near the cylinder base. To observe the dynamic behavior of the shed vortices, the trajectory of the vortex center extended to the inside of the wake bubble is considered, which describes well the formation and evolution processes. The Reynolds stresses and their contributions to overall force balance on the wake bubble manifest the increase of the drag force by the lock-on.

• 전자공학회논문지A
• /
• 제28A권10호
• /
• pp.791-798
• /
• 1991

In this paper, microstrip array antenna with the phase lock are designed to consist of main lobe and sidelobe with difference 21.97dB for sharp beam pattern using Tchebyscheff polynominals. Microstrip array antenna with phase lock of 0$^{\circ}$, 45$^{\circ}$, 90$^{\circ}$ are designed, to scan beam for 0$^{\circ}$, 6$^{\circ}$, 12$^{\circ}$ to be 1:2:2:1 for the relative current distribution. The designed microstrip array antenna with phase lock is measured in terms of various characteristics such as return loss, resonant frequency, radiation pattern, bandwidth, beamwidth, and the measurement value and theoretical value agreed with each other. Also, the patch array antenna with the relative current distribution is presented phase shift for beam scanning.

• 한국콘텐츠학회논문지
• /
• 제6권1호
• /
• pp.8-13
• /
• 2006

본 논문에서는 모바일 단말기의 키 버튼을 누르면 발생되는 DTMF 신호를 이용하여 자동 도어락 시스템을 제안하고 구현한다. 모바일 단말기의 DTMF신호처리를 위하여 이 시스템은 송신기 모듈과 수신기 모듈로 구성된다. 이어폰 잭으로 연결된 모바일 단말기의 DTMF신호들은DTMF수신기의 입력단자로 들어가서 4비트 형식을 갖는 부호변환기에 의해 이진신호로 부호화된다. 부호화된 출력신호들은 ASK 송신기 모듈로 전송되고 RF신호로 변조되어 자유공간으로 전파된다. 자유공간을 통하여 전달된 RF신호들은 수신기모듈인 ASK복조기에 의해 복조되고 MCU로 보내진다. MCU에 의해서 처리된 출력신호들은 이미 프로세서 내에 기록된 비밀번호와 비교되고 파워릴레이로 전달된다. 만약 비교된 결과 값이 일치하면 자동 도어락 시스템은 도어를 열게 되고 그 반대의 경우에는 도어를 닫은 상태를 유지한다. 본 논문에서 구현된 자동 도어락 시스템은 무선 환경에서 잘 동작한다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권3호
• /
• pp.141-144
• /
• 2015

A broadband radio frequency synthesizer for multi-band, multi-standard mobile DTV tuners is proposed, it's loop bandwidth can be calibrated to optimize integrated phase noise performance without the problem of phase noise peaking. For this purpose, we proposed a new third-order scalable loop filter and a scalable charge pump circuit to minimize the variation in phase margin during calibration. The prototype phase-lock loop is fabricated in 180nm complementary metal-oxide semiconductor shows that it effectively prevents phase noise peaking from growing while the loop bandwidth increases by up to three times.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
• /
• pp.1132-1135
• /
• 2002

In this paper, we propose a phase-locked loop (PLL) with dual loops in which advantages of both loops can be combined. Frequency-locked loop (FLL) which is composed of two frequency-to-voltage converters (FVC) and an amplifier makes the frequency synchronize very fast and output signal is synchronized in phase with the input reference signal by charge pump PLL. This structure can improve the trade-off between acquisition behavior and locked behavior.