• 한국ITS학회 논문지
• /
• 제7권4호
• /
• pp.76-85
• /
• 2008

본 논문에서는 TETRA 단말기용 800 MHz 대역 1 W급 cartesian feedback 선형전력증폭기를 설계 및 제작하였다. 200 kHz 협대역을 갖는 TETRA 신호를 증폭 시, cartesian feedback 선형화기를 통해서 ${\pm}25$ kHz 오프셋 주파수에서 30 dBc 이상의 전력증폭기 선형성을 개선하였다. 선형화의 성능은 I/Q 신호간의 이득과 위상의 불일치 및 DC offset 성분에 의해서 영향을 받음을 알 수 있으며 이러한 문제를 보상 시 선형화를 극대화 할 수 있음을 알 수 있었다. Cartesian feedback 선형화기는 협대역 QAM 신호의 선형화 기술로 적합함을 확인하였으며 이를 이용하여 다른 변조방식을 갖는 신호들의 선형화방법으로도 적용 가능하다.

• 대한토목학회논문집
• /
• 제6권2호
• /
• pp.85-91
• /
• 1986

심해나 해상조건이 나쁜 지점에서 운영될 해양구조물의 설계시에는 파랑하중에 대한 구조물의 피로수명예측이 매우 중요하다. 본 논문에서는 랜덤파랑하중에 의해 해양구조물에 발생되는 응력의 bandwidth가 구조물의 피로수명예측 결과에 주는 영향에 대하여 연구하였다. 구조물의 동적거동해석은 비선형 점성저항력의 선형화를 통한 주파수영역해법을 사용하여 수행되었으며, 랜덤응력스펙트럼을 구하고 이를 바탕으로 피로해석을 수행하였다. 피로손상의 예측을 위한 랜덤응력 cycle의 산정은 narrow band cycle 산정법과 함께 wide band process 에 대하여 더 적정한 rainflow cycle 산정법을 사용하였다. 수심이 다른 지점에 위치한 2개의 구조물을 택하여 예제해석을 수행하였으며, 두 응력 cycle 산정법에 의해 얻은 피로해석 결과들을 비교하고 응력의 bandwidth의 영향을 분석하였다.

• 한국전자파학회논문지
• /
• 제21권10호
• /
• pp.1143-1153
• /
• 2010

본 논문에서는 마이너스 군지연 회로를 이용하여 아날로그 RF 피드백 증폭기의 선형성 개선 대역폭을 증가시킬 수 있는 새로운 방법을 제안한다. 피드백 증폭기는 피드백 경로의 전달 시간 오차로 인하여 선형성 개선 대역폭이 제한되며, 그로 인하여 강력한 선형성 개선 효과에도 불구하고 거의 사용되지 않고 있다. 선행 연구를 통해 설계된 마이너스 군지연 회로의 군지연 특성을 응용하여 기존의 피드백 구조의 한계인 군지연 정합 문제를 해결하였다. 제작된 피드백 증폭기에 2-carrier Wideband Code Division Multiple Access (WCDMA) 신호를 인가하여 측정한 결과, WCDMA 기지국 하향 대역의 50 MHz 대역 전반에 걸쳐서 15 dB 이상의 선형성 개선 효과를 얻을 수 있었다. 평균 출력 전력이 28 dBm일 때 5 MHz 이격된 주파수에서 측정된 인접 채널 누설비(Adjacent Channel Leakage Ratio: ACLR)는 최대 25.1 dB 개선되어 -53.2 dBc로 측정되었다.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.90-96
• /
• 2014

본 논문은 광대역 특성의 뱅뱅 디지털 위상 동기 루프를 설계함에 있어 최적의 루프 이득 선정을 통한 실용적인 선형화 설계 기법을 제안한다. 기존의 이론적 파라미터 설계 기법을 광대역 클럭 발생기 회로에 적용함에 있어 한계점을 설명하고 실제 구현된 뱅뱅 디지털 위상 동기 루프 설계에 대해서 살펴보았다. 본 논문에서는 정수 어레이와 디더 이득은 크게 하되 비례 이득을 작게 설정하여 뱅뱅 디지털 위상 동기 루프의 리미티드 사이클 노이즈를 제거하였다. 제안된 설계 기법을 적용한 뱅뱅 디지털 위상 동기 루프는 기존의 구조에 비교하여 초소형, 저전력, 선형 특성 및 루프 대역폭 조절이 가능한 장점을 보이며, 성능의 우수성을 시뮬레이션을 통하여 검증하였다.

• Journal of electromagnetic engineering and science
• /
• 제10권2호
• /
• pp.73-77
• /
• 2010

This paper proposes a novel memory effect measurement technique in RF power amplifiers(PAs) using a two-tone intermodulation distortion(IMD) signal with a very simple and intuitive algorithm. Based on the proposed predistortive tone cancellation technique, the proposed measurement method is capable of measuring the relative phase and magnitude of the third-order and fifth-order IMDs, as well as the fundamental signal. The measured relative phase between the higher and lower IMD signal for specific tone spacing can be interpreted as the group delay(GD) information of the IMD signal concerned. From the group delay analysis, we can conclude that an adaptive control of GD as well as the magnitude and phase is a key function in increasing the linearization bandwidth and the dynamic range in a predistortion(PD) technique.

• 한국항행학회논문지
• /
• 제13권6호
• /
• pp.846-853
• /
• 2009

본 논문에서는 로드풀 시뮬레이션을 이용하여 고효율 주파수 체배기를 설계하는 방법을 제시하고, 주파수 체배기의 비선형 왜곡을 분석하였다. 주파수 체배기는 변조된 신호원을 인가하였을 경우에는 비선형 특성으로 인해 신호 대역이 체배되는 심각한 왜곡이 발생하므로, 이러한 주파수 체배기의 왜곡을 보상할 수 있는 테이블 참조기법을 이용한 디지털 사전왜곡기법을 실행하였다. 주파수 체배기는 입력신호를 주파수 2 체배하여 5.8GHz 출력신호를 얻도록 설계되어 IEEE 802.11a 표준 무선 랜 대역의 동작주파수를 갖도록 설계하였다. 선형화 후의 출력 스펙트럼은 중심주파수에서 각각 +11MHz, +20MHz offset인 주파수에서 각각 12dB의 ACPR 특성이 향상되었다.

• 한국전자파학회논문지
• /
• 제15권2호
• /
• pp.127-133
• /
• 2004

피드포워드 증폭기는 선형화 성능이 우수하고 선형화 대역폭이 넓은 장점이 있다. 그러나 피드포워드 증폭기는 다양한 소자들로 구성되는 개루프 시스템이기 때문에 주변 환경의 변화에 의해서 성능 저하가 일어나기 쉽다. 따라서 피드포워드 증폭기가 허용하는 범위 내에서 원하는 성능을 유지하기 위해서는 선형화 루프의 이득과 위상을 조정하기 위한 제어 방법이 필요하다. 본 논문에서는 steepest descent 알고리즘을 이용한 새로운 적응형 제어 방법을 제안하였다. 제안한 방법은 기존의 제어 방법에 비해 수렴 속도가 빠르고 구현하기가 쉬운 장점이 있음을 시뮬레이션을 통해 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.179-192
• /
• 2008

A multiphase compensation method with mismatch linearization technique, is presented and demonstrated in a $\Sigma-\Delta$ fractional-N frequency synthesizer. An on-chip delay-locked loop (DLL) and a proposed delay line structure are constructed to provide multiphase compensation on $\Sigma-\Delta$ quantizetion noise. In the delay line structure, dynamic element matching (DEM) techniques are employed for mismatch linearization. The proposed $\Sigma-\Delta$ fractional-N frequency synthesizer is fabricated in a $0.18-{\mu}m$ CMOS technology with 2.14-GHz output frequency and 4-Hz resolution. The die size is 0.92 mm$\times$1.15 mm, and it consumes 27.2 mW. In-band phase noise of -82 dBc/Hz at 10 kHz offset and out-of-band phase noise of -103 dBc/Hz at 1 MHz offset are measured with a loop bandwidth of 200 kHz. The settling time is shorter than $25{\mu}s$.

• 한국정보통신학회논문지
• /
• 제6권5호
• /
• pp.724-730
• /
• 2002

디지털 통신시스템에서는 인접채널에 대한 간섭을 최대한 줄이기 위하여 필연적으로 선형 전력증폭기가 요구된다. 선형 전력증폭기는 매우 다양하며, 그 중에서도 전방제환 전력증폭기는 구조상 광 대역이면서 선형화 정도가 매우 우수하기 때문에 많이 이용된다. 전방궤환 전력증폭기는 지연 선로의 손실로 인하여 전체효율이 감소한다. 본 논문에서는 이러한 지연 선로를 손실이 매우 작은 지연 여파기를 사용함으로써 효율과 선형성을 동시에 개선하였다. 측정 결과, ACLR이 약 17.43(dB) 개선되었으며, 이것은 지연 여파기를 사용함으로써 3.44(dB) 더 개선되었음을 나타낸다.

• 한국항해항만학회지
• /
• 제26권3호
• /
• pp.295-302
• /
• 2002

현재의 디지털 통신시스템은 매우 다양한 디지털 변조방식을 채택하고 있다. 이러한 통신시스템에서는 인접채널에 대한 간섭을 최대한 줄이기 위해서 필연적으로 선형 전력증폭기를 요한다. 선형 전력증폭기는 매우 다양한데 그 중에서 전방궤환 전력증폭기는 구조상 광대역이면서 선형화 정도가 매우 우수하다. 전방궤환 전력중폭기에 사용되는 지연선로의 손실로 인하여 전체효율이 감소한다. 본 논문에서는 이러한 지연선로를 손실이 매우 작은 지연필터를 사용함으로써 효율과 선형성을 동시에 개선하였다. 측정된 결과 ACLR이 약 17.43dB 개선되었으며 이것은 지연필터를 사용함으로써 2.54dB 더 개선되었음을 나타낸다.