• 한국전자파학회논문지
• /
• 제8권6호
• /
• pp.558-567
• /
• 1997

고효율 및 고선형 특성이 요구되는 휴대용 PCS 단말기를 위한 전력증폭기 모율을 구현하였다. 시스템의 요구 사양을 만족시킴 수 있는 능동 소자(MESFET)를 선택하고 이의 대신호 등가모형을 추출하여 모율을 설계하였다. 모둘은 동삭 주파수 1750-1780 MHz에서 동작하는 저속 보행자용과 고속 차량용의 2가지 종류로 구현하였다. 지속 보행자용 모플은 드레인 바이어스 3.6 V 하에서 출력 전력 23.2 dBm, 효율 34 %, 이득 22.2 dB과 $IMD_3$ 31dBc의 특성을 얻었고, 고속 이동용 모율은 드레인 바이어스 4.2 V 하에서 출력 전력 27.2 dBm, 효율 3 33 %, 이득 21.3 dB과 IMD, 31 dBc의 특성을 얻을 수 있었다 이 전력증폭기 모듈들은 PCS 단말기의 요구 사양을 만족시키는 우수한 특성을 가졌다.

• ETRI Journal
• /
• 제36권2호
• /
• pp.214-223
• /
• 2014

A fully-integrated penta-band reconfigurable power amplifier (PA) is developed for handset Tx applications. The output structure of the proposed PA is composed of the fixed output matching network, power and frequency reconfigurable networks, and post-PA distribution switches. In this work, a new reconfiguration technique is proposed for a specific band requiring power and frequency reconfiguration simultaneously. The design parameters for the proposed reconfiguration are newly derived and applied to the PA. To reduce the module size, the switches of reconfigurable output networks and post-PA switches are integrated into a single IC using a $0.18{\mu}m$ silicon-on-insulator CMOS process, and a compact size of $5mm{\times}5mm$ is thus achieved. The fabricated W-CDMA PA module shows adjacent channel leakage ratios better than -39 dBc up to the rated linear power and power-added efficiencies of higher than around 38% at the maximum linear output power over all the bands. Efficiency degradation is limited to 2.5% to 3% compared to the single-band reference PA.

• Journal of electromagnetic engineering and science
• /
• 제14권2호
• /
• pp.68-73
• /
• 2014

A linear stacked field-effect transistor (FET) power amplifier (PA) is implemented using a $0.18-{\mu}m$ silicon-on-insulator CMOS process for W-CDMA handset applications. Phase distortion by the nonlinear gate-source capacitance ($C_{gs}$) of the common-source transistor, which is one of the major nonlinear sources for intermodulation distortion, is compensated by employing a PMOS linearizer with improved AM-PM. The linearizer is used at the gate of the driver-stage instead of main-stage transistor, thereby avoiding excessive capacitance loading while compensating the AM-PM distortions of both stages. The fabricated 836.5 MHz linear PA module shows an adjacent channel leakage ratio better than -40 dBc up to the rated linear output power of 27.1 dBm, and power-added efficiency of 45.6% at 27.1 dBm without digital pre-distortion.

• 정보학연구
• /
• 제10권3호
• /
• pp.47-58
• /
• 2007

In this paper, we designed and manufactured the distortion-cancellation module which is able to compensate thermal-noise distortion by software. The distortion-cancellation algorithm not only bring forth system non-linear distortion by input level but also bring compensate component of distortion by thermal to get rid off distortion from now on. After TMS 320C6711 DSP to recognize our algorithm, we manufactured the module for every kinds of system. To evaluate efficiency of the distortion-cancellation module, we designed and manufactured communication system. By measured result, if system output power is -3dBm equally, 12dB of ACLR has improved in 1MHz away from a center frequency, and also gain has increased up to 0.5dB.

• Journal of electromagnetic engineering and science
• /
• 제16권4호
• /
• pp.241-247
• /
• 2016

This paper proposes the design and measurement of a 6-18 GHz front-end receiver module that has been combined into a one- channel output from a two-channel input for electronic warfare support measures (ESM) applications. This module includes a limiter, high-pass filter (HPF), power combiner, equalizer and amplifier. This paper focuses on the design aspects of reducing the noise figure (NF) and matching the phase and amplitude. The NF, linear equalizer, power divider, and HPF were considered in the design. A broadband receiver based on a combined configuration used to obtain low NF. We verify that our receiver module improves the noise figure by as much as 0.78 dB over measured data with a maximum of 5.54 dB over a 6-18 GHz bandwidth; the difference value of phase matching is within $7^{\circ}$ between ports.

• 한국전자파학회논문지
• /
• 제22권4호
• /
• pp.430-439
• /
• 2011

본 논문에서는 900 MHz 대역에서 동작하는 RF 전력증폭기의 선형성 향상을 위한 디지털 전치 왜곡을 구현하였다. 비선형 인덱싱 함수로 tanh를 사용하여 디지털 전치 왜곡을 구현하여, 신호 진폭에 비례하는 인덱싱 함수로 구현하기 이전의 디지털 전치 왜곡과 비교하여 선형성 향상을 검증하였다. 디지털 전치 왜곡은 Look-up Table(LUT) 방식으로 구현하였으며, 시뮬레이션을 위하여 전력증폭기의 모델링은 Saleh 모델을 적용하였고, 실제 측정을 위하여 상용 증폭기를 사용하였다. LUT의 크기는 256개의 Table로 구현하였으며, 추정을 위한 적응형 알고리즘으로는 NLMS(Normalized Least Mean Square) 알고리즘을 사용하였다. 제안한 방법을 사용하여 인접 채널 누설비(ACLR)를 15 dB까지 개선시킬 수 있었다.

• 한국전자파학회논문지
• /
• 제23권4호
• /
• pp.484-490
• /
• 2012

본 논문에서는 900 MHz 대역에서 동작하는 RF 전력증폭기의 선형성 향상을 위한 디지털 전치 왜곡을 구현하였다. Affine Projection(AP) 알고리즘에 기초한 디지털 전치 왜곡을 통하여 RF 전력증폭기의 선형성이 향상되는 것을 입증하였으며, 디지털 전치 왜곡은 Look-up Table(LUT) 방식으로 구현하였다. AP 알고리즘에 기초한 DPD 시스템과 Normalized Least Mean Square(NLMS) 알고리즘에 기초한 DPD 시스템의 성능을 비교하여 AP 알고리즘을 사용한 DPD 시스템의 성능 향상을 검증하였다. 실제 측정을 위하여 상용 증폭기를 사용하였으며, 제안한 방법을 사용하여 인접 채널 누설비(ACLR)를 약 21 dB까지 개선시킬 수 있었다.

• ETRI Journal
• /
• 제46권4호
• /
• pp.708-715
• /
• 2024

We propose a 10-GHz 2 × 2 phased-array radio frequency (RF) receiver with an 8-bit linear phase and 15-dB gain control range using 65-nm complementary metal-oxide-semiconductor technology. An 8 × 8 phased-array receiver module is implemented using 16 2 × 2 RF phased-array integrated circuits. The receiver chip has four single-to-differential low-noise amplifier and gain-controlled phase-shifter (GCPS) channels, four channel combiners, and a 50-Ω driver. Using a novel complementary bias technique in a phase-shifting core circuit and an equivalent resistance-controlled resistor-inductor-capacitor load, the GCPS based on vector-sum structure increases the phase resolution with weighting-factor controllability, enabling the vector-sum phase-shifting circuit to require a low current and small area due to its small 1.2-V supply. The 2 × 2 phased-array RF receiver chip has a power gain of 21 dB per channel and a 5.7-dB maximum single-channel noise-figure gain. The chip shows 8-bit phase states with a 2.39° root mean-square (RMS) phase error and a 0.4-dB RMS gain error with a 15-dB gain control range for a 2.5° RMS phase error over the 10 to10.5-GHz band.

• 한국전자파학회논문지
• /
• 제29권4호
• /
• pp.308-315
• /
• 2018

본 논문에서는 두 표적 간의 거리차를 정밀하게 계측할 수 있는 S-band 고 분해능 레이다 개발을 위한 시스템 기본 설계 및 구현 결과를 제시한다. 3.5 GHz LFM(Linear Frequency Modulation) 레이다 기본 설계를 위하여 제안하는 시스템 요구조건은 거리 분해능 1 m, 최대 계측 거리 2 km이며 레이다 방정식을 통해 각 모듈의 사양을 결정하였다. 최종적으로 150 MHz 대역폭, 송신 출력 43 dBm 전력 증폭기, 이득 26 dBi 안테나, 잡음 지수 8 dB 이하, RCS $1m^2$일 때, 표적과 레이다의 최대거리 2 km 기준 SNR이 30 dB 이상이 나올 수 있음을 확인할 수 있었다. 시뮬레이션 결과를 토대로 하드웨어 설계를 하였으며, SDR(Software Defined Radar) 장비를 이용한 LFM 레이다 설계 이론과 방법 그리고 야외 시험 결과를 보여주고 요구조건을 만족하는 레이다 시스템 설계가 가능함을 입증하였다.

• 한국통신학회논문지
• /
• 제21권9호
• /
• pp.2362-2372
• /
• 1996

This paper deals with the design and development of an Injection-Locking Coupled Oscillators(ILCO), which functions like phase-shifter in the Active Intergrated Phased Array Antenna(AIPAA). This linear array 2-element ILCO consists of two Injection Locking Hair-pin Resonator Oscillators(ILHRO) and an unilateral amplifier. The first and second elements of the ILCO have same frequency tuning range but locking bandwidths of 11.5MHz and 14MHz respectively. A phase shift of .DELTA..PHI.=158.4.deg.(-78.0.deg. to 80.4.deg.) could be obtained inthe second element of ILCO when the first elementof the ILCO was in the reference locking mode(.DELTA..PHI.=0.deg.). When the ILCO is applied to the AIPAA, the predicted beam scanning angle value will be 38.4.deg.. Each ILCO gives good frequency stability and lower AM, FM, and PM noise charactheristics in the mutual coupling lockingmode. The ILCO can not only play a part as the phase shifter for the AIPAA but it can also be usedas the power combining device in the mm-wave frequency range and as a part of a T/R MMIC module.