• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.611-613
• /
• 2016

TCAD 시뮬레이션을 이용하여 소스영역으로 오버랩된(overlapped) 게이트를 가진 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 오버랩된 게이트 길이에 따른 터널링 전류 특성을 조사하였다. 터널링은 크게 라인터널링과 포인트 터널링으로 구분되는데, 라인터널링이 포인트터널링보다 subthreshold swing(SS), on-current에서 더 높은 성능을 보인다. 본 논문은 Silicon, Germanium, Si-Ge Hetero TFET구조에서 게이트 길이를 소스영역으로 오버랩될 경우에 포인트 터널링과 라인터널링의 효과를 조사해서 SS와 on-current에 최적합한 구조의 가이드라인을 제시한다.

• 한국정보통신학회논문지
• /
• 제12권12호
• /
• pp.2188-2194
• /
• 2008

홈 네트워크는 전자적이고 전기적인 집의 여러 장치와 여러 이더넷과 같은 기술인 무선네트워크, 전화선, 파워라인의 통합인 인터넷과 연결된 게이트웨이와 통신을 한다. 이런 홈 네트워크는 인터넷에 기초를 두며 인터넷을 통해 모든 사람이 홈 네트워크에 접근을 할 수 있다. 홈 네트워크는 주거인이 편하고 안전한 삶을 위해 발전하며, 정보는 보안을 필요로 한다. 그러므로 홈 네트워크의 모든 리모트 접근은 믿을 수 있어야 한다. 이 논문은 홈 네트워크에 안전한 리모트 접근인 VPN에 기초를 둔 계획적이고 필수적인 두 가지 터널링 보안 방법인 L2TP을 분석 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.512-513
• /
• 2018

트랩-보조-터널링(Trap-Assisted-Tunneling; TAT)은 실제 터널링 전계 효과 트랜지스터 (TFET)의 임계 이하 기울기를 저하시키고 시뮬레이션에서 고려되어야한다. 그러나, 그 메커니즘은 라인 터널링 타입 L형 TFET(LTFET)에서는 잘 알려져 있지 않았다. 본 연구는 dynamic nonlocal Schenk 모델을 이용한 LTFET의 TAT 메커니즘을 연구한다. 이 연구에서는 터널링 이벤트를 위해서 phonon assisted and direct band가 모두 고려되었다.

• Journal of information and communication convergence engineering
• /
• 제19권4호
• /
• pp.263-268
• /
• 2021

Although the compact capacitance model of point tunneling types of tunneling field-effect transistors (TFET) has been proposed, those of line tunneling types of TFETs have not been reported. In this study, a compact capacitance model of an L-shaped TFET (LTFET), a line tunneling type of TFET, is proposed using the previously developed surface potentials and current models of P- and L-type LTFETs. The Verilog-A LTFET model for simulation program with integrated circuit emphasis (SPICE) was also developed to verify the validation of the compact LTFET model including the capacitance model. The SPICE simulation results using the Verilog-A LTFET were compared to those obtained using a technology computer-aided-design (TCAD) device simulator. The current-voltage characteristics and capacitance-voltage characteristics of N and P-LTFETs were consistent for all operational bias. The voltage transfer characteristics and transient response of the inverter circuit comprising N and P-LTFETs in series were verified with the TCAD mixed-mode simulation results.

• Geomechanics and Engineering
• /
• 제15권2호
• /
• pp.739-744
• /
• 2018

This paper presents the results of numerical modeling studies on the effect of displacements of tunneling in granular soils. Presence of building loads is considered, to find displacement generated at the surface on tunnel. Effect of varying eccentricities of building is simulated, to find influence of building on vertical and horizontal displacement. Studies were carried out in two cases of with and without a geosynthetic layer installed at the bottom of the footing. Results of analysis revealed, the presence of geosynthetic layer under footing, with building placed on centre line, reduced the surface displacements compared to displacement generated without geosynthetic layer. Presence of geosynthetic layer under footing had a dominant effect in reducing displacements in high storey structures. However, when the building was shifted to greater eccentricities from centre line, presence of geosynthetic layer, led to insignificant reduction of displacements on the centre line at the surface.

• 한국정보통신학회논문지
• /
• 제21권5호
• /
• pp.869-875
• /
• 2017

본 연구에서는 TCAD 시뮬레이션을 이용하여 4가지 터널링 전계효과 트랜지스터(Tunnel Field-Effect Transistors; TFETs) 구조에 따른 특성을 조사하였다. 단일게이트 TFET(SG-TFET), 이중게이트 TFET(DG-TFET), L-shaped TFET(L-TFET), Pocket-TFET(P-TFET)의 4가지 TFET를 유전율과 채널 길이를 변화함에 따라서 드레인 전류-게이트전압 특성을 시뮬레이션해서 문턱전압이하 스윙(Subthreshold Swing; SS)과 구동 전류(On-current)면에서 비교하였다. 고유전율을 가지며 라인 터널링을 이용하는 L-TFET 구조와 P-TFET 구조가 포인트 터널링을 이용하는 SG-TFET와 DG-TFET보다 구동전류면에서 10배 이상 증가하였고, SS면에서 20 mV/dec이상 감소하였다. 특히, 고유전율을 가진 P-TFET의 주 전류 메카니즘이 포인트 터널링에서 라인터널링으로 변화하는 험프현상이 사라지면서 SS가 매우 향상되는 것을 보였다. 4가지 TFET 구조의 분석을 통해 포인트터널링을 줄이고 라인터널링을 강조하는 새로운 TFET 구조의 가이드 라인을 제시한다.

• 한국정보통신학회논문지
• /
• 제21권5호
• /
• pp.876-884
• /
• 2017

TCAD 시뮬레이션을 이용하여 소스 영역으로 오버랩된(Overlapped) 게이트를 가진 실리콘(Si), 게르마늄(Ge)과 실리콘-게르마늄(Si-Ge) Hetero 터널 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 터널링 전류 특성을 분석하였다. $SiO_2$를 산화막으로 사용한 Si-TFET의 경우에 포인트와 라인 터널링이 모두 나타나서 험프(Hump) 현상이 나타난다. Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다. Hetero-TFET의 경우에 구동전류가 높게 나타나고 누설전류는 나타나지 않았으나 포인트 터널링이 지배적으로 나타난다. $HfO_2$를 산화막으로 사용한 Si-TFET의 경우에 라인 터널링의 문턱전압(threshold voltage)이 감소하여 라인 터널링만 나타난다. Ge과 Hetero-TFET의 경우에 포인트 터널링의 문턱전압이 감소하여 포인트 터널링에 의해 동작되며 Ge-TFET는 누설전류가 증가하였고, Hetero-TFET에서 Hump가 나타난다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.950-953
• /
• 1999

Spin tunneling giant magnetoresistance effect was studied to utilize in the application of random access memory. Ferromagnetic/Insulator/Ferromagnetic films were sputtered on glass substrates and perpendicular current was applied. Measurements of magneto- resistance of the junction showed 8.6% of MR ratio. Voltage output depends on the magnetization directions of the write line and read line, thus enabling the system to be used as a random access memory

• Journal of Magnetics
• /
• 제8권2호
• /
• pp.89-92
• /
• 2003

The tunneling magnetoresistance (TMR) of a ramp-edge type junction with SrTiO$_3$barrier layer has been stud-ied. The samples with a structure of glass/NiO(600${\AA}$)/Co(100${\AA}$)/SrTiO$_3$(400 ${\AA}$)/SrTiO$_3$(20-100${\AA}$)/NiFe(100${\AA}$) were prepared by the sputtering and etched by the electron cyclotron (ECR) argon ion milling. Nonlinear I-V characteristics were obtained from a ramp-type tunneling junctions, having the dominant difference between two different external magnetic fields (${\pm}$100 Oe) perpendicular to the junction edge line. In the SrTiO$_3$ barrier thickness of 40${\AA}$, the TMR was 52.7% at a bias voltage of -50 mV The bias voltage dependence of resistance and TMR in a ramp-type tunneling junction was similar with those of the layered TMR junction.

• Geomechanics and Engineering
• /
• 제15권5호
• /
• pp.1039-1046
• /
• 2018

This paper presents a limit analysis of the series of construction stages of shallow tunneling method by investigating their respective safety factors and failure mechanisms. A case study for one particular cross-section of Beijing Subway Line 7 is undertaken, with a focus on the effects of multiple soil layers and construction sequencing of dual tunnels. Results show that using the step-excavation technique can render a higher safety factor for the excavation of a tunnel compared to the entire cross-section being excavated all at once. The failure mechanisms for each different construction stage are discussed and corresponding key locations are suggested to monitor the safety during tunneling. Simultaneous excavation of dual tunnels in the same cross-section should be expressly avoided considering their potential negative interactions. The normal and shear forces as well as bending moment of the primary lining and locking anchor pipe are found to reach their maximum value at Stage 6, before closure of the primary lining. Designing these struts should consider the effects of different construction stages of shallow tunneling method.