• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.770-773
• /
• 2021

본 논문에서는 tapering과 ferroelectric(HfO₂)구조가 적용된 3D NAND flash memory의 프로그램 이후 시간경과에 따른 retention특징을 분석했다. Nitride에 trap된 전자는 시간이 지남에 따라 lateral charge migration이 발생한다. 프로그램 이후 시간이 지남에 따라 trap된 전자가 tapering에 의해 두꺼워진 채널 쪽으로 lateral charge migration이 더 많이 발생하는 것을 확인했다. 또한 Oxide-Nitride-Ferroelectric (ONF) 구조는 polarization에 의해 lateral charge migration이 완화되기 때문에 기존 Oxide-Nitride-Oxide (ONO) 구조 보다 문턱전압(V_th)의 변화량이 줄어든다.

• 반도체디스플레이기술학회지
• /
• 제18권4호
• /
• pp.138-142
• /
• 2019

As the NAND flash memory goes to 3D vertical Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) structure, the lateral charge migration can be critical in the reliability performance. Even more, with miniaturization of flash memory cell device, just a little movement of trapped charge can cause reliability problems. In this paper, we propose a method of predicting the trapped charge profile in the retention mode. Charge diffusivity in the charge trapping layer (Si₃N₄) was extracted experimentally, and the effect on the trapped charge profile was demonstrated by the simulation and experiment.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.329-332
• /
• 2022

본 논문에서는 ferroelectric(HfO₂)구조가 적용된 3D NAND flash memory의 parameter에 따른 lateral charge migration의 retention과 V_th를 분석하였다. P_s가 클수록 Program 시 ferroelectric에서 가능한 최대 polarization이 크기 때문에 초기 V_th는 P_s 25µC/cm² 보다 P_s 70µC/cm²에서 약 1.04V차이로 커진다. 또한 Program 이후 trap된 전자는 시간이 지남에 따라서 lateral charge migration이 발생한다. Program 이후 gate에 전압을 가하지 않고 ferroelectric은 polarization을 유지하기 때문에 P_s와 크게 관계없이 P_r이 클수록 polarization이 커지고 lateral charge migration에 의한 ∆V_th는 P_r 5µC/cm² 보다 P_r 50µC/cm²에서 약 1.54V차이로 작아진다.

• 반도체디스플레이기술학회지
• /
• 제18권2호
• /
• pp.82-86
• /
• 2019

The reliability of 3D NAND flash memory cell is affected by the charge migration which can be divided into the vertical migration and the lateral migration. To clarify the difference of two migrations, the activation energy of the charge loss is extracted and compared in a conventional square device pattern and a new test pattern where the perimeter of the gate is exaggerated but the area is same. The charge loss is larger in the suggested test pattern and the activation energy is extracted to be 0.058 eV while the activation energy is 0.28 eV in the square pattern.