• 제목/요약/키워드: latch-up

검색결과 149건 처리시간 0.025초

트랩 주입의 구조적 설계에 따른 LIGBT의 전기적 특성 개선에 관한 연구 (A Study on the Design of the LIGBT Structure with Trap Injection for Improved Electrical Characteristics)

  • 추교혁;강이구;이정훈;성만영
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1999년도 추계학술대회 논문집 학회본부 C
    • /
    • pp.932-934
    • /
    • 1999
  • In this paper, the new IGBT structures with trap injection are proposed to improve switching characteristics of the conventional SOI LIGBT. The simulations are used in order to investigate the effects of the position, width and concentration of trap injection region using 2D device simulator MEDICI. And, their electrical characteristics are analyze and the optimum design parameters are extracted. As a result of simulation, the turn off time for the proposed LIGBT model A by the trap injection is $0.78{\mu}s$. And, the latch up voltage is 3.4V and forward blocking voltage is 168V which are superior to that of conventional structure. In addition, the proposed model is achieved more efficient in switching time and process effort. Therefore, It is shown that the trap injection is very effective to reduce the turn off time with a little increasing of on-state voltage drop if its design and process parameters are optimized.

  • PDF

Bonded SOI wafer의 top Si과 buried oxide layer의 결함에 대한 연구 (Characteristic Study for Defect of Top Si and Buried Oxide Layer on the Bonded SOI Wafer)

  • 김석구;백운규;박재근
    • 한국재료학회지
    • /
    • 제14권6호
    • /
    • pp.413-419
    • /
    • 2004
  • Recently, Silicon On Insulator (SOI) devices emerged to achieve better device characteristics such as higher operation speed, lower power consumption and latch-up immunity. Nevertheless, there are many detrimental defects in SOI wafers such as hydrofluoric-acid (HF)-defects, pinhole, islands, threading dislocations (TD), pyramid stacking faults (PSF), and surface roughness originating from quality of buried oxide film layer. Although the number of defects in SOI wafers has been greatly reduced over the past decade, the turn over of high-speed microprocessors using SOI wafers has been delayed because of unknown defects in SOI wafers. A new characterization method is proposed to investigate the crystalline quality, the buried oxide integrity and some electrical parameters of bonded SOI wafers. In this study, major surface defects in bonded SOI are reviewed using HF dipping, Secco etching, Cu-decoration followed by focused ion beam (FIB) and transmission electron microscope (TEM).

LED 디스플레이 시스템을 위한 최적의 플리커 프리 디스플레이 제어장치 구현 (Implementation of Optimal Flicker Free Display Controller for LED Display System)

  • 이주연;김대순;이종하
    • 전자공학회논문지
    • /
    • 제54권6호
    • /
    • pp.123-133
    • /
    • 2017
  • 본 논문에서는 LED 디스플레이 시스템의 동적인 구동방식에서 LPM 모듈의 구성에 관계없이 휘도구현 비트를 16비트 이내, 휘도 구현 펄스를 512개 이내에서 최적의 플리커 프리 제어 알고리즘을 개발하고 이 알고리즘을 이용하여 디스플레이 제어장치를 구현하였다. 구현방법으로는 완전한 색 표현을 위한 기존의 시프트-래치 방법을 변형하여 여러 번의 시프트-래치를 수행하게 하여 스캔횟수를 늘림으로써 리플레시율을 증가시키는 방법을 사용하였다. 그 결과로 기존의 LED 디스플레이 시스템은 리플레시율이 240~480[Hz]를 수행하지만 제안된 방법을 사용하면 리플레시율을 2,040[Hz] 이상으로 높게 구현할 수 있기 때문에 플리커 현상을 감지할 수 없게 된다.

1,200 V Reverse Conducting IGBT의 전기적 특성 분석 (Electrical Characteristics of 1,200 V Reverse Conducting-IGBT)

  • 김세영;안병섭;강이구
    • 한국전기전자재료학회논문지
    • /
    • 제33권3호
    • /
    • pp.177-180
    • /
    • 2020
  • This paper focuses on the 1,200-V level reverse conducting-insulated gate bipolar transistor (RC-IGBT). The structure of the RC-IGBT has an n+ collector at the collector terminal. The breakdown voltage, Vth, Vce-sat, and turn-off time, and the electrical characteristics of a field-stop IGBT (FS-IGBT) and RC-IGBT are compared and analyzed using simulations. Based on the results, the RC-IGBT obtained a turn-off time of 320.6 ㎲ and a breakdown voltage of 1,720 V, while the FS-IGBT obtained a turn-off time of 742.2 ㎲ and a breakdown voltage of 1,440 V. Therefore, RC-IGBTs have faster on/off transitions and a higher breakdown voltage, which can reduce the size of the element.

DDIC 칩의 정전기 보호 소자로 적용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘 분석 (High Current Behavior and Double Snapback Mechanism Analysis of Gate Grounded Extended Drain NMOS Device for ESD Protection Device Application of DDIC Chip)

  • 양준원;김형호;서용진
    • 한국위성정보통신학회논문지
    • /
    • 제8권2호
    • /
    • pp.36-43
    • /
    • 2013
  • 본 논문에서는 고전압에서 동작하는 DDIC(display driver IC) 칩의 정전기 보호소자로 사용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘이 분석되었다. 이온주입 조건을 달리하는 매트릭스 조합에 의한 수차례의 2차원 시뮬레이션 및 TLP 특성 데이타를 비교한 결과, BJT 트리거링 후에 더블 스냅백 현상이 나타났으나 웰(well) 및 드리프트(drift) 이온주입 조건을 적절히 조절함으로써 안정적인 ESD 보호성능을 얻을 수 있었다. 즉, 최적의 백그라운드 캐리어 밀도를 얻는 것이 고전압 동작용 정전기보호소자의 고전류 특성에 매우 중요한 영향을 주는 임계인자(critical factor)임을 알 수 있었다.

이중 에피층을 가지는 SOI LIGBT의 전기적 특성분석 (Analysis of the electrical characteristics of SOI LIGBT with dual-epi layer)

  • 김형우;김상철;김기현;김은동
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
    • /
    • pp.288-291
    • /
    • 2004
  • Due to the charge compensation effect, SOI(Silicon-On-Insulator) LIGBT with dual-epi layer have been found to exhibit both low forward voltage drop and high static breakdown voltage. In this paper, electrical characteristics of the SOI LIGBT with dual-epi structure is presented. Trenched anode structure is employed to obtain uniform current flowlines and shorted anode structure also employed to prevent the fast latch-up. Latching current density of the proposed LIGBT with $T_1=T_2=2.5{\mu}m,\;N_1=7{\times}10^{15}/cm^3,\;N_2=3{\times}10^{15}/cm^3$ is $800A/cm^2$ and breakdown voltage is 125V while latching current density and breakdown voltage of the conventional LIGBT is $700A/cm^2$ and 55V.

  • PDF

Radiation testing of low cost, commercial off the shelf microcontroller board

  • Fried, Tomas;Di Buono, Antonio;Cheneler, David;Cockbain, Neil;Dodds, Jonathan M.;Green, Peter R.;Lennox, Barry;Taylor, C. James;Monk, Stephen D.
    • Nuclear Engineering and Technology
    • /
    • 제53권10호
    • /
    • pp.3335-3343
    • /
    • 2021
  • The impact of gamma radiation on a commercial off the shelf microcontroller board has been investigated. Three different tests have been performed to ascertain the radiation tolerance of the device from a nuclear decommissioning deployment perspective. The first test analyses the effect of radiation on the output voltage of the on-board voltage regulator during irradiation. The second test evaluated the effect of gamma radiation on the voltage characteristics of analogue and digital inputs and outputs. The final test analyses the functionality of the microcontroller when using an external, shielded voltage regulator instead of the on-board voltage regulator. The results suggest that a series of latch-ups occurs in the microcontroller during irradiation, causing increased current drain which can damage the voltage regulator if it does not have short-circuit protection. The analogue to digital conversion functionality appears to be more sensitive to gamma radiation than digital and analogue output functionality. Using an external, shielded voltage regulator can prove beneficial when used for certain applications. The collected data suggests that detaching the voltage regulator can extend the lifespan of the platform up to approximately 350 Gy.

저전압급 ESD 보호를 위한 NPN BJT 내장형 SCR 설계에 관한 연구 (A study on the Design of NPN BJT built-in SCR for Low Voltage Class ESD Protection)

  • 정승구;백승환;이병석;구용서
    • 전기전자학회논문지
    • /
    • 제26권3호
    • /
    • pp.520-523
    • /
    • 2022
  • 본 논문에선 기존의 ESD 보호소자보다 간단한 구조의 ESD 보호소자를 제안하였다. 제안하는 새로운 구조는 N+확산영역을 추가하고 브릿지영역과 연결함으로써 추가 NPN 기생 바이폴라 트랜지스터를 동작시켜 전류이득을 낮춘다. 그 결과 제안된 ESD 보호소자는 10.8V의 트리거 전압 및 6.1V의 홀딩전압을 갖는 것을 확인하였다. 이는 5V 어플리케이션에 신뢰성을 가질 것으로 기대되며 높은 감내특성을 가질 것으로 예상된다.

DC/DC 강압컨버터의 PWM-IC 제어기의 TID 및 SEL 실험 (TID and SEL Testing on PWM-IC Controller of DC/DC Power Buck Converter)

  • 노영환;황의성;정재성;한창운
    • 한국항공우주학회지
    • /
    • 제41권1호
    • /
    • pp.79-84
    • /
    • 2013
  • DC/DC 컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시키는 효율이 높은 전력변환기이다. DC/DC 컨버터는 PWM-IC(펄스폭 변조 집적회로) 제어기, MOSFET(산화물-반도체 전계 효과 트랜지스터), 인덕터, 콘덴서 등으로 구성되어있다. 코발트 60 ($^{60}Co$) 저준위 감마발생기를 이용한 TID실험에서 방사선의 영향으로 PWM-IC의 전기적 특성중에 문턱전압과 옵셋전압이 증가되고, SEL에 적용된 4종류의 중이온 입자는 PWM-IC의 파형을 불안정하게 만든다. 또한, 입/출력관계의 파형을 SPICE 시뮬레이션 프로그램으로 관찰하였다. PWM-IC의 TID 실험은 30 Krad 까지 수행하였으며, SEL 실험을 제어보드를 구현한 후 LET($MeV/mg/cm^2$)별 cross section($cm^2$)으로 연구하였다.

초절전형 PLC 2구 스위치 개발 (Ultra-Power-Saving 2 Ports PLC Wall Switch Development)

  • 한재용;이순흠
    • 대한전자공학회논문지SD
    • /
    • 제44권11호
    • /
    • pp.51-55
    • /
    • 2007
  • PLC 홈 네트워크용으로 보급되고 있는 스위치, 콘센트, 가스제어기 등의 단말기들은 일반적으로 부하가 연결되지 않은 상태에도 원격제어 또는 기기 간의 제어, 상태 감시 등을 위하여 항상 Wake-up 상태를 유지하고 있어야 한다. 이로 인하여 대기 시 불필요한 전력을 소비하는 문제점을 갖고 있다. 본 논문에서는 대기 시 소비 전력 및 동작 시 소비 전력을 최소화한 절전형 PLC 2구 스위치를 개발하였다. 대기 시 소비전력 최소화를 위해 Sleep Mode 전환 및 전력선 통신부와 제어부의 분리 등 회로를 개선을 하였으며 동작 시 소비전력 최소화를 위해 유지 제어방식에서 순간 제어방식으로 전환하였으며, 이로부터 스위치 수명 연장 및 고장률을 최소할 수 있었다. 기존 스위치에 비해 대기 시 약 0.95[W] 절감, 동작 시 약 3.2[W] 절감으로 에너지 절감을 실현하였다.