• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2004년도 추계학술대회 논문집
• /
• pp.1282-1285
• /
• 2004

The high voltage driving system with multi-phase shifter including piezoelectric actuators comprised a driving power unit for outputting the driving power by converting input alternate current into direct current, a frequency shifting unit for supplying the direct current power and shifting or generating a frequency, a high-voltage amplification unit for amplifying the input signal outputted from the driving power unit and the frequency shifting unit into a high-voltage signal, and a phase shifting unit for shifting the phase difference of the amplified signal applied to the high-voltage amplification unit and driving plural piezoelectric actuators sequentially. The results that the operating voltage was stable, the voltage loss ratio was low and the response velocity was fast could be obtained. An experiment on performance of the high voltage driving system with multi-phase shifter designed and manufactured as above described was conducted by using a piezoelectric pump having 3 sheets of round unimorph piezoelectric actuators laminated respectively in a rectangular case. It sucks any fluid by causing the first piezoelectric actuator to shift from the inlet porter side, the phase delay of 60$^{\circ}$ causes the second piezoelectric actuator to begin to shift, and the phase delay of 120$^{\circ}$ causes the third piezoelectric actuator to begin to shift. As a result of measuring each change in the outlet flow rate of the piezoelectric pump, it was shown that the frequency-flow rate characteristic, the voltage-flow characteristic, and the load pressure-flow rate characteristic were improved.

• 한국초등과학교육학회지:초등과학교육
• /
• 제23권2호
• /
• pp.123-130
• /
• 2004

This study is aimed at exploring the effects on Science Inquiry Ability, Scientific Attitude and Science Achievement of the Elementary School Students according to the Input time of Web-Based Instruction Programs. As the object of the study, seventy-two students were selected from three classes in the fifth grade of Y Elementary School located in the city of T, Gyungsangnam-do. They were classified into the three groups such as Group A (Class 1), Group B (Class 2) and Group C (Class 3). The author threw web-based instruction programs into the begining of a unit, during a unit, the end of a unit to each group, and explored the effects. The results of this study were as follows: First, for the learning effect of science inquiry ability, it was indicated that there was the highest effect in the case of throwing web-based instruction programs into during a unit, but the effect reduced a little in the case of throwing them into the end of a unit. Secondly, the scientific attitudes tended to be reduced in the case of throwing them into during a unit, but there did not occur statistically significant improvement. Thirdly, the degree of improvement of the science achievement tended to be highest in the case of throwing them into the end of a unit. Such findings indicated that the time of throwing in web-based instruction programs affected science inquiry ability, scientific attitude and science achievement of elementary school students. Thus, it will be said that teachers need to teach their students with the class strategies of considering various scientific elements revealed at the time of throwing in web-based instruction programs.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.373-376
• /
• 2001

This paper has been studied a real-time video frame data processing control that used the linear systolic array for motion estimation. The proposed data control processing provides to the input data into the multiple processor array unit(MPAU) from search area and reference block data. The proposed data control architecture has based on two slice band for input data processing. And it has no required external control logic blocks for input data as like reference block or search area data.

• 대한의용생체공학회:의공학회지
• /
• 제12권3호
• /
• pp.191-202
• /
• 1991

This paper describes ECG data compression algorithm using neural network. As a learning method, we use back error propagation algorithm. ECG data compression is performed using learning ability of neural network. CSE database, which is sampled 12bit digitized at 500samp1e/sec, is selected as a input signal. In order to reduce unit number of input layer, we modify sampling ratio 250samples/sec in QRS complex, 125samples/sec in P & T wave respectively. hs a input pattern of neural network, from 35 points backward to 45 points forward sample Points of R peak are used.

• 전자공학회논문지CI
• /
• 제47권5호
• /
• pp.25-34
• /
• 2010

스타이너 포인트들을 추가하여 모든 입력 노드들을 최단 길이로 연결하는 스타이너 최소 트리는 최소 신장 트리에 비해 전체 길이는 짧으나, 그것을 생성하는 문제는 NP-Complete 영역에 속한다. 이 문제를 위한 휴리스틱들은, 입력 노드의 수가 매우 큰 경우에는 많은 시간과 계산을 요구한다. 본 논문에서는 많은 입력 노드에 대해, 최하위 계층에서 포탈을 이용한 모든 가능한 단위 스타이너 트리들을 생성하고 각 상위 계층에서 이들을 계층별 병합 처리하여 최상위 계층에서 최소 비용의 트리를 선택하는 효과적인 PTAS 기법을 제안한다. 16,000개의 입력 노드와 최하위 계층에서 16개의 단위 영역으로 설계된 실험에서 생성된 PTAS 스타이너 트리는, pure 스타이너 트리의 길이에 비해 길이가 0.24% 증가되었으나, 생성 시간은 직렬 처리는 85.4%, 병렬처리는 98.9% 개선되었다. 따라서 제안하는 PTAS 스타이너 트리 생성 기법은 많은 입력 노드들에 대해 근사 스타이너 트리를 신속히 생성하는 응용에 잘 적용될 수 있을 것이다.

• 한국통신학회논문지
• /
• 제33권6B호
• /
• pp.456-468
• /
• 2008

본 논문에서는 혼합형 2단 AWG 기반의 WDM-PON을 하드웨어적으로 구현하기 위한 초기 단계로서 입출력 모듈을 설계하고 로직 시뮬레이션을 통해 동작을 검증한다. 혼합형 2단 AWG 기반의 WDM-PON은 32개의 파장을 통하여 128개의 ONU에게 서비스를 제공한다. 이때, 하향 전송에서 각 ONU는 각기 할당된 별도의 파장을 이용하는 반면 상향 전송의 경우 4개의 ONU가 단일의 파장을 공유하는 형태이다. 설계한 WDM-PON MAC 칩은 sub-MAC을 기반으로 하며, 각 sub-MAC마다 제어부, 수신부 그리고 네 개의 송신부로 구성된다. 따라서 본 논문에서는 sub-MAC을 구성하는 송 수신부의 기능, 사용되는 핀, 제어 신호 및 타이밍을 정의하고 이를 기반으로 각 기능 모듈을 설계한다. 설계한 WDM-PON MAC 칩은 각 입출력 모듈이 1Gbps의 송수신률을 가지는 것을 목표로 하였으며 이 동작을 위하여 125MHz 구동 클럭에 맞도록 설계된다. WDM-PON MAC 칩의 설계과정은 FSM(Finite State Machine)을 이용한 설계 흐름을 따랐으며 설계한 sub-MAC의 입출력 기능의 검증 및 성능 평가를 위하여 ModelSIM에서 각 기능별로 시나리오를 작성하고 이를 기반으로 로직 시뮬레이션을 수행한다.

• 한국시뮬레이션학회논문지
• /
• 제20권3호
• /
• pp.19-28
• /
• 2011

적응적 랜덤 테스팅(ART)은 순수 랜덤 테스팅의 효율성을 개선하기 위해 제안된 방법으로 효과적인 테스트 케이스의 선택을 통해 보다 적은 수의 테스트 케이스로 소프트웨어 내에 존재하는 오류 영역을 찾는 것을 목적으로 한다. 기존의 ART는 하나의 시스템 혹은 유닛에 대한 테스트를 적용 대상으로 하고 있으며, 다양한 접근 방법을 이용해 순수 랜덤 테스팅보다 우수한 성능을 보여 왔다. 하지만 통합 시스템을 구성하는 특정 유닛에 대해 ART를 적용하고자 하는 경우에는 시스템을 구성하는 타 유닛들의 영향으로 인해 기대 이하의 효율성을 보이게 된다. 따라서 본 논문에서는 이와 같은 테스트 환경 대한 ART 적용방법의 하나로, 테스트 대상 유닛에 부여되는 입력 데이터의 분포를 통합 시스템에 대한 제한된 수의 입력을 사용하여 예측하고, 이를 바탕으로 시스템의 입력 도메인 분할 크기를 조절하는 방법을 제안하고 시뮬레이션을 통해 성능을 평가한다. 시뮬레이션 결과, 제안된 방법은 유닛 테스팅에 ART를 적용했을 때와 유사한 수준의 성능으로 통합 시스템 내의 특정 유닛을 테스트 가능하도록 하며, 오류 비율의 변화가 ART의 성능에 미치는 영향 또한 1% 이내 수준으로 안정임을 확인하였다.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 학술대회 논문집
• /
• pp.92-94
• /
• 2003

In superconductive digital logic circuits, D2 cells can be used to compose a decoder an important component of an Arithmetic Logic Unit (ALU). In this wor, we simulated D2 cell by using WRspice. D2 cell has one input, one switch input, and two outputs (output1 and output2). D2 cell functions in such way that output1 follows the input and output2 is the complement of the input data, when the switch input is "0, ". However, when there is a switch input "1, " the opposite output signals are generated. In this paper, we optimized a D2 cell by using WRspice, and obtained the minimum margin of 26%. Our optimized D2 cell will play a key role in the ALU fabrication.the ALU fabrication.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 추계학술대회 논문집
• /
• pp.123-126
• /
• 2003

RSFQ (Rapid Single Flux Quantum) circuits are used in many practical applications. RSFQ DFFC (Delay Flip-Flop with complementary outputs) circuits can be used in a RAM, an ALU (Arithmetic Logic Unit), a microprocessor, and many communication devices. A DFFC circuit has one input, one switch input, and two outputs (output l and output 2). DFFC circuit functions in such way that output 1 follows the input and output 2 is the complement of the input when the switch input is "0." However, when there is a switch input "1."the opposite output signals are generated. In this work, we have designed an RSFQ DFFC circuit based on 1 ㎄/$\textrm{cm}^2$ niobium trilayer technology. As circuit design tools, we used Xic, WRspice, and Lmeter After circuit optimization, we could obtain the bias current margins of the DFFC circuit to be above 32％.

• 전자공학회논문지B
• /
• 제31B권3호
• /
• pp.60-68
• /
• 1994

In this paper, the multiplicative algorithm of two polynomials over finite field GF(($p^{m}$) is presented. Using the presented algorithm, the multiple-valued multiplier of the serial input-output modular structure by CCD is constructed. This multiple-valued multiplier on CCD is consisted of three operation units: the multiplicative operation unit, the modular operation unit, and the primitive irreducible polynomial operation unit. The multiplicative operation unit and the primitive irreducible operation unit are composed of the overflow gate, the inhibit gate and mod(p) adder on CCD. The modular operation unit is constructed by two mod(p) adders which are composed of the addition gate, overflow gate and the inhibit gate on CCD. The multiple-valued multiplier on CCD presented here, is simple and regular for wire routing and possesses the property of modularity. Also. it is expansible for the multiplication of two elements on finite field increasing the degree mand suitable for VLSI implementation.