• 영어어문교육
• /
• 제12권3호
• /
• pp.267-286
• /
• 2006

The purpose of the study was to investigate what kinds of learning strategies EFL learners use to learn English grammar and what is benefit from structured grammar input processing. Students of the study consisted of 48 college students who took Practical English Grammar at a university in Kyung-Gi area and were divided into two groups based on grammar scores. The students were asked to take two grammar tasks and grammar tests and complete a survey including questions on grammar strategy and input processing. The results of the study are as follows. First, learners' grammar level has an effect on use of grammar attack strategy including asking teachers, using grammar books and given contexts whereas there was no significant difference between groups in the planning strategies, Among memory strategies, using grammar exercise and linking with already known structure demonstrated a significant difference between groups. Second, with regard to input processing, high level students got higher score on how much they understood the structured grammar input compared with low level students. Third, explicit implicit instruction added to input processing seems more comprehensible and more available than structured input only, Finally, it showed that there is positive relationship between perception and score of input processing tasks and grammar tests. Especially, learners' perception of input processing correlated more with final tests and tasks. Therefore, it suggests that the more input processing task need to develop and utilize in order to facilitate learners' intake.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.53-56
• /
• 2014

Application specific instruction-set processor (ASIP) is a suitable design choice for system designers who seek both flexibility to handle various applications in the domain together with the performance. Successful development of an ASIP, however, requires a software development kit (SDK) to be provided along with the processor. Synopsys Processor Designer is an ASIP development tool, which takes as input a set of files written in a high-level architecture description language called LISA (Language for Instruction Set Architecture), and generates SDK as well as RTL. Recently, they have added support for the generation of LLVM compiler backend, though some manual work is required. In this paper, we introduce some details in porting LLVM compiler to a custom processor architecture in Synopsys Processor Designer.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1988년도 한국자동제어학술회의논문집(국내학술편); 한국전력공사연수원, 서울; 21-22 Oct. 1988
• /
• pp.407-413
• /
• 1988

The architecture of a multiprocessor based programmable controller(MBPC) is presented. It consists of a host processor, processing elements, and Input/Output processors. Some problems in implementing such architecture are also described. To resolve them, we proposed and presented INFOBUS, a system bus for MBPC. The performances of INFOBUS and MBPC are analysed using both analytic models and simulations. Some results from the analysis will be given and validated. In case of 50% of BTI(Block Type Instruction) and 4 processors, the scanning time is shown to be 0.194msec/Kstep with some reasonable assumptions.

• 한국문헌정보학회지
• /
• 제53권2호
• /
• pp.5-27
• /
• 2019

본 연구의 목적은 정보처리모형을 이용하여 중학교 사회 1 교과서 수록 매체를 분석하고, 사서 교사가 협동수업에서 제공할 수 있는 교육 정보서비스 내용을 제안하는 것이다. 이를 위하여 2015 개정 교육과정하에서 개발된 8종의 사회 1 교과서에 포함된 총 1,089개의 탐구 과제를 분석하였다. 투입 요소로서의 매체는 매체의 유형으로 분석하고, 매체의 처리 요소로서의 특징은 인지행동 유형으로 분석하였다. 그리고 매체의 산출 요소 측면은 다중지능을 활용하였다. 분석결과 탐구 과제 해결 과정에서 투입되는 매체는 사진과 삽화 중심의 시각자료와 일반적인 읽기 자료가 주류를 이루었다. 처리 방법은 구조화를 통한 분석과 추론을 통한 이해인 것으로 나타났다. 그리고 산출 방법은 말하기와 쓰기 중심의 언어지능 요소를 활용하였다. 이러한 분석 결과를 토대로 사서 교사가 사회과 탐구 활동을 위하여 제공할 수 있는 교육정보서비스를 정보처리 단계별로 교육과정 지도 제작, 탐구 절차와 탐구 기술의 지도 그리고 다중지능별 교수 학습전략과 그래픽 조직자를 활용한 학습지 개발 측면에서 제안하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 추계학술발표대회
• /
• pp.141-142
• /
• 2009

The PEFP (Proton Engineering Frontier Project) is constructing a 100MeV proton Linac (Linear Accelerator). The 20 MeV 20 mA proton beam has been serviced for an application in the fields of material, biological, information technology and medical sciences. For a stable and efficient acceleration of a proton beam, the control requirements must be optimized by studying various control methods. We propose that the integrated control system for the Linac machine components must be based on a distribution control method to improve a centralized control system. Based on EPICS (Experimental Physics and Industrial Control System) real-time software, the VME (Versa Module European package format) IOC (Input Output Controller) was developed under cross development environment with a RISC (Reduced Instruction Set Computer) PowerPC system. In this paper, we describe the design and implementation of distributed control system using the VME-based EPICS middleware for various components of the large proton accelerator.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권11호
• /
• pp.643-649
• /
• 2005

A heart diagnosis system adopts Superconducting Quantum Interface Device(SQUD) sensors for precise MCG(MagnetoCardioGram) signal acquisitions. Such system needs to deal with hundreds of sensors, requiring fast signal sampling md precise analog-to-digital conversions(ADC). Our development of hardware board, processing 64-channel 12-bit in 1 ks/s speed, is built by using 8-channel ADC chips, 8-bit microprocessors, SPI interfaces, and specially designed parallel data transfers between microprocessors to meet the 1ks/s, i.e. 1 mili-second sampling interval. We extend the design into 256-channel hardware and analyze the speed .using the measured data from the 64-channel hardware. Since our design exploits full parallel processing, Assembly level coding, and NOP(No Operation) instruction for timing control, the design provides expandability and lowest system timing margin. Our result concludes that the data collection with 256-channel analog input signals can be done in 201.5us time-interval which is much shorter than the required 1 mili-second period.

• 한국정보처리학회논문지
• /
• 제2권2호
• /
• pp.264-276
• /
• 1995

본 논문에서는 수퍼스칼라 프로세서를 위한 컴파일러에서 조건부 분기 명령을 제 거하는 최적화 기법을 제시하였다. 분기를 제거하는 단계적 방법으로 먼저 대수적 규 칙을 사용하여 분기를 산술식의 형태로 변형하고, 그 식에 대응하는 명령 수순을 Granlund/Kenner의 GSO를 사용하여 완전 탐색한 후 목적 프로세서에서 실행시 최소의 동적 계수를 갖는 명령 수순을 선택하였다. 제안한 분기 최적화 기법을 SuperSPARC 프로세서와 GNU C 컴파일러를 사용하여 실험한 결과 입력 프로그램에서 최적화 패턴 과 대응하는 조건부 분기의 경우 원래의 컴파일러가 생성하는 최적 코드 수순에 비하 여 25% 이상의 추가적인 수행시간 개선 효과를 얻을 수 있었다.

• 정보처리학회논문지A
• /
• 제18A권1호
• /
• pp.1-10
• /
• 2011

물리적 모델링은 실제 악기음과 유사한 고음질의 음을 합성하는 방법으로 많은 연구가 진행되어 왔다. 그러나 물리적 모델링은 악기의 소리를 합성할 때 필요한 수많은 파라미터들을 동시에 계산해야 하기 때문에 동시 발음수가 높은 악기의 경우 실시간 처리에 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해 본 논문에서는 전통 현악기인 가야금의 음 합성 알고리즘을 실시간으로 처리 가능한 단일 명령어 다중 데이터(Single Instruction Multiple Data, SIMD) 방식의 멀티코어 프로세서를 제안한다. 제안하는 SIMD기반 멀티코어 프로세서는 가야금의 12개현을 제어하기 위해 12개의 프로세싱 엘리먼트(Processing Element, PE)로 구성되어 있다. 각각의 프로세싱 엘리먼트는 해당되는 가야금 현을 모델링하며, 각 현의 여기신호와 파라미터를 음 합성 병렬 알고리즘의 입력으로 받아 동시에 12개 현의 합성된 음을 실시간으로 생성할 수 있다. 표본화 비율을 44.1kHz로 설정하고 16비트 양자화 데이터의 음을 합성한 모의실험 결과, 제안한 SIMD기반 멀티코어 프로세서를 이용한 합성음은 원음과 매우 유사하였으며, 상용 프로세서(TI TMS320C6416, ARM926EJ-S, ARM1020E)보다 실행 시간에서 5.6~11.4배, 에너지 효율에서 553~1,424배의 향상을 보였다.

• 한국음향학회지
• /
• 제29권3호
• /
• pp.191-199
• /
• 2010

물리적 모델링은 실제 악기음과 유사한 고음질의 음을 합성하는 방법이다. 그러나 물리적 모델링은 악기의 소리를 합성할 때 필요한 수많은 파라미터들을 동시에 계산해야 하기 때문에 동시 발음수가 높은 악기의 경우 실시간 처리에 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해 본 논문에서는 기타의 음 합성 알고리즘을 실시간으로 처리 가능한 단일 명령어 다중 데이터 (Single Instruction Multiple Data, SIMD)처리 방식의 병렬 프로세서를 제안한다. 대표적인 현악기인 기타의 6개 현을 제어하기 위해 6개의 프로세싱 엘리먼트 (Processing Element, PE)로 구성된 SIMD기반 병렬 프로세서를 사용하였다. 각각의 프로세싱 엘리먼트는 해당되는 기타 현을 모델링하며, 각 현의 여기신호와 파라미터를 합성 병렬 알고리즘의 입력으로 받아 동시에 6개 현의 합성된 음을 실시간으로 생성할 수 있다. 표본화 비율을 44.1 kHz로 설정하고 16비트 양자화 데이터의 음을 합성한 모의 실험 결과, 제안한 SIMD기반 병렬 프로세서를 이용한 합성음은 원음과 매우 유사하였으며, 상용 프로세서인 TI사의 TMS320C6416보다 실행 시간에서 8.9배, 에너지 효율에서 39.8배의 성능 향상을 보였다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.51-59
• /
• 2006

일반 컴퓨터에서 중앙처리장치와 메모리 사이의 병목현상인 "Von Neumann Bottleneck"을 보이는데 본 논문에서는 이러한 문제점을 해소하고 검색위주의 응용분야에서 우수한 성능을 보이는 Content-addressable memory(CAM) 기반의 확장 가능한 범용 Associative Processor(AP) 구조를 제안하였다. 본 연구에서는 Associative computing을 효율적으로 수행할 수 있는 명령어 세트를 제안하였으며 다양하고 대용량 응용분야에도 적용할 수 있도록 구조를 확장 가능하게 설계함으로써 유연한 구조를 갖는다. 12 가지의 명령어가 정의되었으며 프로그램이 효율적으로 수행될 수 있도록 명령어 셋을 구성하고 연속된 명령어를 하나의 명령어로 구현함으로써 처리시간을 단축하였다. 제안된 프로세서는 bit-serial, word-parallel로 동작하며 대용량 병렬 SIMD 구조를 갖는 32 비트 범용 병렬 프로세서로 동작한다. 포괄적인 검증을 위하여 명령어 단위의 검증 뿐 아니라 최대/최소 검색, 이상/이하 검색, 병렬 덧셈 등의 기본적인 병렬 알고리즘을 검증하였으며 알고리즘은 처리 데이터의 개수와는 무관한 상수의 복잡도 O(k)를 갖으며 데이터의 비트 수만큼의 이터레이션을 갖는다.