• 한국재료학회지
• /
• 제14권9호
• /
• pp.655-658
• /
• 2004

Lithium ferrites are a low-cost material which have been prominent in the high frequency core industry because of their excellent temperature performance and high squareness ratio. In order to develope the lithium ferrites with the high squareness and low coercive force, the ferrites of $Li_{0.48}Bi_{0.02}Ni_{0.04}Fe_{2.46-x}O_4$ were investigated the by varying composition, temperature and frequency. Electric loss of the Li-ferrite was lowered with the substitution of $Mn_{2}O_3$. The addition of $Mn_{2}O_3$ increased the magnetic induction (Bm&Br) but decreased the coercive force (Hc) and the squareness ratio (R=Br/Bm). Also, the Br value was stable at environmental temperature variation.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 F
• /
• pp.2151-2155
• /
• 1998

The traveling wave type ultrasonic motor(USM) has no electro-magnetic circuits( coil or core). The driving principle of the USM is based on high-frequency mechanical vibrations and frictional force. The USM, thus, is fed by two-phase high - frequency sinusoidal inverter using its series resonant parasitic components. For the using of series resonant type inverter, it should be needed to a USM parasitic capacitance and a proper inductor chosen. In this paper, the values of optimal inductance are designed and the efficiency of USM drives is achieved. The effectiveness of the proposed design is demonstrated by experiments.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.277-280
• /
• 2001

The proposed clock generator lowers the operating frequency in a system core though it keeps data bandwidth high because it has a multiphase clocking architecture. Moreover. it has a dual loop which is comprised of an inner analog phase generation loop and outer digital phase control loop. It has both advantages of DLL's wide operating range and DLL's low jitter The proposed design has been demonstrated in terms of the concept and Hspice simulation. All circuits were designed using a 0.25${\mu}{\textrm}{m}$ CMOS process and simulated with 2.5 V power supply.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.134-139
• /
• 2013

UWB의 일종인 MBOA 무선통신 시스템에 내장하기 위한 광대역 RF 주파수 합성기를 $0.13{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 효율적인 MBOA 클록신호 생성을 위하여 낮은 주파수를 갖는 하위 밴드에서는 큰 배수로 주파수를 합성하고, 높은 주파수를 갖는 상위 밴드에서는 작은 배수로 주파수를 합성함으로서 VCO의 발진범위를 대폭 줄일 수 있는 새로운 방법을 적용하였다. 설계된 PLL 회로는 P-MOS 코어 구조의 VCO 및 수퍼 다이나믹 구조의 주파수 분할기를 사용하여 고속 및 광대역 동작 범위를 확보하였다.

• 한국전기전자재료학회논문지
• /
• 제13권10호
• /
• pp.840-846
• /
• 2000

In this work, small-size, high-performance solenoid-type RF chip inductors utilizing a low-loss Al$_2$O$_3$core material were investigated. The size of the chip inductors fabricated in this work were 15$\times$10$\times$0.7㎣, 2.1$\times$1.5$\times$10㎣, and 2.4$\times$2.0$\times$1.4㎣ and copper (Cu) wire with 40 ㎛ diameter was used as the coils. High frequency characteristics of the inductance, quality factor, and impedance of developed inductors were measured suing an RF Impedance/Material Analyzer (HP4291B with HP16193A test fixture). It was observed that the developed inductors with the number of turns of 7 have the inductance of 33 to 100nH and exhibit the self-resonant frequency (SRF) of .26 to 1.1 GHz. The SRF of inductors decreases with increasing the inductance and the inductors have the quality factor of 60 to 80 in the frequency range of 300 MHz to 1.1 GHz. In this study, small-size solenoid-type RF chip inductors with high inductance and high quality factor were fabricated successfully. It is suggested that the thin film-type inductor is necessary to fabricate the smaller size inductors at the expence of inductance and quality factor values.

• ETRI Journal
• /
• 제42권4호
• /
• pp.468-479
• /
• 2020

The proposed AI processor architecture has high throughput for accelerating the neural network and reduces the external memory bandwidth required for processing the neural network. For achieving high throughput, the proposed super thread core (STC) includes 128 × 128 nano cores operating at the clock frequency of 1.2 GHz. The function-safe architecture is proposed for a fault-tolerance system such as an electronics system for autonomous cars. The general-purpose processor (GPP) core is integrated with STC for controlling the STC and processing the AI algorithm. It has a self-recovering cache and dynamic lockstep function. The function-safe design has proved the fault performance has ASIL D of ISO26262 standard fault tolerance levels. Therefore, the entire AI processor is fabricated via the 28-nm CMOS process as a prototype chip. Its peak computing performance is 40 TFLOPS at 1.2 GHz with the supply voltage of 1.1 V. The measured energy efficiency is 1.3 TOPS/W. A GPP for control with a function-safe design can have ISO26262 ASIL-D with the single-point fault-tolerance rate of 99.64%.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 전문대학교육위원
• /
• pp.150-154
• /
• 2005

This paper is presented for the development of the brushless DC(BLDC) spindle motors for hard disk drives. A new BLDC Motor has the use of insulated, compacted, iron powder for the armature core material of BLDC motors. Insulated iron powder in this paper is generally called soft magnet composite(SMC). The SMC is used for the stator of the motor instead of the laminated steel core. The motor used by SMC can have the good advantages in condition of the high frequency input power and small sized motor. It gets much more high efficiency than laminated steel core at same input power. The proposed motor has a technique of speed sensorless control. Experimental results show the performance of the proposed BLDC spindle motors for an HDD.

• 한국자기학회지
• /
• 제6권4호
• /
• pp.211-217
• /
• 1996

Fe-B-Nb-Cu계 초미세결정합금의 고주파수 대역에서의 연자기 특성을 개선하기 위하여, 이 합금에 대한 Al 첨가효과 및 적정 Al 함유합금을 $10\;\mu\textrm{m}$ 이하의 두께를 가진 극박형으로 만들었을 때의 자기적 특성이 조사되었다. 그 결과 $Fe_{78}Al_{4}Nb_{5}B_{12}Cu_{1}$ 조성합금의 경우에 100 kHz 이상의 고주파 영역에서 높은 실효투자율과 낮은 자심손실 값을 나타내었다. 또 이 합금을 두께 $10\;\mu\textrm{m}$ 이하로 극박화한 경우 1 MHz영역까지의 실효투자율 및 자심손실 특성이 크게 개선되었다. 즉, 두께 $8\;\mu\textrm{m}$의 $Fe_{78}Al_{4}Nb_{5}B_{12}Cu_{1}$ 합금의 1 MHz에서의 실효 투자율은 5,000이었으며, 자심손실은 1 MHz, 0.2 T에서 1.4 kW/kg의 값을 보였다. 이러한 우수한 연자기 특성은 Al 첨가에 의해 자구구조의 변화 및 10 nm 이하의 보다 미세한 $\alpha-Fe$상 생성등에 기인하는 것으로 해석되었다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.22-30
• /
• 2009

네트워크 온 칩 (Network-on-Chip, NoC) 기술은 기존 시스템-온-칩(System-on-Chip, SoC) 설계에서 IP 블록 수 증가와 이에 수반된 상호 연결 네트워크 복잡화 및 데이터 대역폭 제한 등의 문제점을 해결하기 위한 새로운 설계 패러다임이다. 더불어 동작 주파수 증가에 따른 급격한 전력 소모 클럭 신호의 분배와 동기화 문제 역시 중요한 이슈이며, 이에 대한 대안으로 광역적으로는 비동기, 국부적으로는 동기식 (Globally Asynchronous Locally Synchronous, GALS) 인 시스템 설계 방법론이 저전력 기술과 결합되어 에너지 소모를 줄이고 모듈적인 설계를 위해서 고려되어 왔다 GALS 방식의 설계 스타일은 정밀한 시스템 수준 전력 관리를 적용하기 위해 최근 소개되고 있는 전압 주파수 구역 (Voltage-Frequency-Island, VFI) 의 개념과 매우 잘 어울린다. 본 논문에서는 VFI를 적용한 NoC 시스템에서 최적의 전압선택을 통해 에너지 소모를 최소화하는 효율적인 알고리즘을 제시한다. 최적의 코어(또는 처리 소자) 전압과 VFI를 찾기 위해 통신량을 고려한 코어 그래프 분할, 통신-경쟁 시간을 고려한 타일 매핑, 전력 변화량을 고려한 코어의 동적 전압 조절 그리고 효율적인 VFI 병합 및 VFI 동적 전압 재 조절을 포함한다. 본 논문에서 제안한 설계 방법론은 기존 연구결과 대비 평균적으로 10.3%의 에너지 효율 향상이 있다는 것을 실험 결과를 통해 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.443-444
• /
• 2008

A double-balanced frequency up-converter using the Gilbert cell structure has been designed with the TSMC $0.18\;{\mu}m$ CMOS library. The frequency up-converter consists of a Mixer core and IF / LO balun. Frequency Up-converter exhibits a 3.4 dB conversion gain with a - 7.6 dBm $P_{1dB}$ for IF power of -10 dBm and LO power of 0 dBm inputs. It also exhibits 92.2 % modulation depth as a ASK modulator.