• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.183-183
• /
• 2010

3D Display type have software and hardware architecture in generally got low transmittance characteristics and high price product equipment. In this article, specified polarizer adopted MLA type structure have 3D display with hardware configuration and high transmission wide view angle. Method of screen printing type is adopted B/L system with simple structure.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.84.5-84
• /
• 2002

In order to be a stand-alone structure, a biped robot should be designed of the effective mechanic structure and the smaller hardware system. This paper shows the design methodology of a biped robot controller using FPGA(Field Programmable Gate Array). A hardware system consists of DSP(Digital Signal Processor) as the main CPU and FPGA as the motor controller...

• 전자공학회논문지CI
• /
• 제40권6호
• /
• pp.56-68
• /
• 2003

범용 신경망 연산기를 디지털 회로로 구현함에 있어 가장 까다로운 문제들 중 하나는 시냅스의 확장과 해당 네트워크에 맞게 뉴런들을 재배치하는 재구성 문제일 것이다. 본 논문에서는 이러한 문제들을 해결하기 위한 새로운 하드웨어 구조를 제안한다. 제안된 구조는 시냅스의 확장과 네트워크 구조의 변경을 위해 오리지날 디자인의 변경이 필요치 않으며, 모듈러 프로세싱 유니트의 확장을 통한 뉴런의 개수 및 레이어의 확장이 가능하다. 이 구조의 범용성 및 확장성에 대한 검증을 위해 다양한 종류의 다층 퍼셉트론 및 코호넨 네트워크를 구성하여 HDL 시뮬레이터를 통한 결과와 C 언어로 작성된 소프트웨어 시뮬레이터 결과를 비교하였으며 그 결과 성능이 거의 일치함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제46권2호
• /
• pp.66-72
• /
• 2009

이 논문에서 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 주파수 옵셋 동기화 블록의 효율적인 구조를 제안한다. 기존의 CORDIC(Coordinate Rotation Digital Computer)을 이용한 주파수 옵셋 동기화 블록들은 위상 추정을 위하여 CORDIC Vector 모드를 사용하고, 보상을 위하여 CORDIC Rotation 모드를 사용하고 있다. 이와 비교하여 제안구조는 Vector 모드만을 사용하고 Relation모드는 Divider로 대치하는 알고리즘이다. 제안된 방식을 사용함으로써 Rotation 모드를 사용해야 했던 기존의 방식보다 하드웨어 구현복잡도가 감소함을 구현을 통하여 검증하였다. 검증 Tool로 Design Compiler를 사용하였고 각 비교 구조마다 동일한 Constraint를 적용하여 검증을 진행하였다. 제안구조에 대한 Front-End 칩 구현을 통하여 기존 구조에 비하여 22.1%의 gate count 감소를 보임으로써 저전력 통신용 칩에서 사용할 수 있음을 보였다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.118-125
• /
• 2008

이 논문에서 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 주파수 옵셋 동기화 블록의 효율적인 구조를 제안한다. 기존의 CORDIC(Coordinate Rotation Digital Computer)을 이용한 주파수 옵셋 동기화 블록들은 위상 추정을 위하여 CORDIC Vector 모드를 사용하고, 보상을 위하여 CORDIC Rotation 모드를 사용하고 있다. 이와 비교하여 제안구조는 Vector 모드만을 사용하고 Rotation 모드는 Divider로 대치하는 알고리즘이다. 제안된 방식을 사용함으로써 Rotation 모드를 사용해야 했던 기존의 방식보다 하드웨어 구현복잡도가 감소함을 구현을 통하여 검증하였다. 검증 Tool로 Design Compiler를 사용하였고 각 비교 구조 마다 동일한 Constraint를 적용하여 검증을 진행하였다. 제안구조에 대한 Front-End 칩 구현을 통하여 기존 구조에 비하여 22.1%의 gate count 감소를 보임으로써 저전력 통신용 칩에서 사용할 수 있음을 보였다.

• 한국콘텐츠학회논문지
• /
• 제9권3호
• /
• pp.9-19
• /
• 2009

본 논문에서는 최근 국제표준화가 이루어진 H.264/SVC 복호기 SoC 칩 개발을 위한 새로운 하드웨어 구조를 제안하고, 최적인 회로개발을 지원하기 위한 C-모델 시뮬레이터를 개발한다. 제안된 SVC 복호기는 표준규격의 기능들을 최적으로 처리하기 위한 하드웨어 엔진과 핵심 프로세서를 이용한 소프트웨어 등으로 구성되어 있어 기존의 임베디드 시스템으로 간단히 구현할 수 있다. 본 논문에서 제안한 복호기의 C-모델 시뮬레이터는 SVC의 스케일러블 베이스라인 프로파일을 기반으로 복잡도 감소를 위하여 B-픽처 구조를 사용하지 않는 IPPP 구조에 의한 스케일러블 만을 고려함으로서 칩 설계의 실용성을 증가시켰다. 하드웨어 구조와 C-모델 시뮬레이터의 유효성을 검증하기 위해 제안한 H.264/SVC 호기 시스템에 대한 결과를 제시한다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제5권3호
• /
• pp.206-215
• /
• 2005

In this paper, we propose a new design method of Genetic Algorithm Processor(GAP) and Evolvable Hardware(EHW). All sorts of creature evolve its structure or shape in order to adapt itself to environments. Evolutionary Computation based on the process of natural selection not only searches the quasi-optimal solution through the evolution process, but also changes the structure to get best results. On the other hand, Genetic Algorithm(GA) is good fur finding solutions of complex optimization problems. However, it has a major drawback, which is its slow execution speed when is implemented in software of a conventional computer. Parallel processing has been one approach to overcome the speed problem of GA. In a point of view of GA, long bit string length caused the system of GA to spend much time that clear up the problem. Evolvable Hardware refers to the automation of electronic circuit design through artificial evolution, and is currently increased with the interested topic in a research domain and an engineering methodology. The studies of EHW generally use the XC6200 of Xilinx. The structure of XC6200 can configure with gate unit. Each unit has connected up, down, right and left cell. But the products can't use because had sterilized. So this paper uses Vertex-E (XCV2000E). The cell of FPGA is made up of Configuration Logic Block (CLB) and can't reconfigure with gate unit. This paper uses Vertex-E is composed of the component as cell of XC6200 cell in VertexE

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.543-545
• /
• 2017

본 논문에서는 고성능 루프내 필터를 위한 SAO 하드웨어 구조 설계에 대해 기술한다. SAO는 루프내 필터 내부 모듈이며, 블록 단위 영상 압축 및 양자화 등에서 발생하는 정보의 손실을 보상하는 기술이다. 하지만, HEVC의 SAO는 픽셀 단위 연산을 수행하기 때문에 높은 연산 시간을 요구한다. 따라서 본 논문에서 제안하는 SAO 하드웨어 구조는 고속연산을 위해 $4{\times}4$ 블록 연산과 2단 파이프라인 구조를 기반으로 한다. SAO 연산을 위한 정보생성 및 offset 연산구조는 병렬구조로 설계하여 연산시간을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 130nm 및 65nm 셀 라이브러리로 합성을 진행하였다. 130nm에서 최대 동작 주파수는 476MHz이고, 전체 게이트 수는 163k이다. 65nm에서 최대 동작 주파수는 312.5MHz이고, 전체 게이트 수는 193.6k이다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.557-562
• /
• 2005

Low-density parity-check (LDPC) codes have recently emerged due to their excellent performance. However, the parity check (H) matrices of the previous works are not adequate for hardware implementation of encoders or decoders. This paper proposes a hybrid parity check matrix which is efficient in hardware implementation of both decoders and encoders. The hybrid H-matrices are constructed so that both the semi-random technique and the partly parallel structure can be applied to design encoders and decoders. Using the proposed methods, the implementation of encoders can become practical while keeping the hardware complexity of the partly parallel decoder structures. An encoder and a decoder are designed using Verilog-HDL and are synthesized using a $0.35 {\mu}m$ CMOS standard cell library.

• International Journal of Control, Automation, and Systems
• /
• 제1권2호
• /
• pp.252-256
• /
• 2003

A biped robot should be designed to be an effective mechanical structure and have smaller hardware system if it is to be a stand-alone structure. This paper shows the design methodology of a biped robot controller using FPGA(Field Programmable Gate Array). A hardware system consists of DSP(Digital Signal Processor) as the main CPU, and FPGA as the motor controller. By using FPGA, more flexible hardware system has been achieved, and more compact and simple controller has been designed.