• 한국항만학회지
• /
• 제5권2호
• /
• pp.39-63
• /
• 1991

A PC-based ship maneuvering simulator was developed which was configured in a high performance IBM PC compatible i486 and i286 computer with a TMS 340 graphic signal processor and 10 MBPS Ethernet Cards. A real-time ship maneuvering simulation program was developed which includes computer generated imagery (CGI) for bird's eye view type and perspective view type. The simulator H/W was designed and manufactured and S/W for interface of various navigation equipments was made Especially, programs for output, analysis, and assessment of simulations results were developed. Communications between PC's are made by using Ethernet bus type LAN system. Simulations could be performed under various environments (current, wind, wave etc.) using data base of harbors and ships. This system can be used for various purposes such as crew's training, harbor and waterway design, and assessment of ship maneuverability in harbor.

• 한국음향학회지
• /
• 제40권5호
• /
• pp.523-529
• /
• 2021

본 논문에서는 감정 마크업을 포함하는 Speech Synthesis Markup Language(SSML) 처리기를 설계하고 개발하였다. 다양한 음색과 감정 표현이 가능한 음성합성 기술이 개발되고 있으며 다양한 음색 및 감정 음성합성의 응용 확대를 위하여 표준화된 음성 인터페이스 마크업 언어인 SSML을 감정 표현이 가능하도록 확장한 감정 SSML(Emotional SSML)을 설계하였다. 감정 SSML 처리기는 그래픽 사용자 인터페이스로 손쉽게 음색 및 감정을 원하는 텍스트 부분에 표시할 수 있는 다음색 감정 텍스트 편집기, 편집 결과를 감정 SSML 문서로 생성하는 감정 SSML 문서 생성기, 생성된 감정 SSML 문서를 파싱하는 감정 SSML 파서, 감정 SSML 파서의 결과인 다음색 감정 합성 시퀀스를 기반으로 합성기와 연동하여 음성 스트림의 합성 을 제어하는 시퀀서로 구성된다. 본 논문에서 개발한 다음색 감정합성을 위한 감정 SSML 처리기는 프로그래밍 언어 및 플랫폼 독립적인 개방형 표준인 SSML을 기반으로 하여 다양한 음성합성 엔진에 쉽게 연동할 수 있는 구조를 가지며 다양한 음색과 감정 음성합성이 필요한 다양한 응용 개발에 활용될 것으로 기대한다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.89-96
• /
• 2013

컴퓨터의 그래픽 연산장치인 GPU는 그래픽 데이터의 연산뿐만 아니라 일반시스템 데이터를 처리할 수 있도록 발전되었으며, 3D 그래픽 관련 알고리즘이나 병렬 실행이 가능한 코드에 대해서는 CPU 보다 우수한 성능을 보여주고 있다. CPU 기반으로 제작된 일반적인 알고리즘을 GPU에서 실행하기 위해서는, GPU 시스템의 아키텍처를 이해하고 병렬처리 능력과 새로운 메모리 구조를 고려하여 코드를 재작성하여야 한다. 이를 위해서는 알고리즘을 성능 예측 모델에 적용하여 GPU 시스템에서 예상되는 성능 예측이 필수적이다. 이를 통해 GPU 기반 어플리케이션 개발에서 발생할 수 있는 문제점들을 사전에 예측하고, 성능에 대한 평가 지표를 구성할 수 있다. 본 논문에서는 AES 암호화 알고리즘에 성능예측 모델을 적용하여 작업량이 많은 조건하에서 높은 정확도로 성능 예측을 수행하였다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.61-66
• /
• 2008

최근 모바일 기기에 3차원 그래픽 디지털 콘텐츠들이 증가함에 따라 휴대용 기기에 적합한 3차원 그래픽 가속기의 연구와 설계는 점점 중요한 이슈가 되고 있다. 본 논문에서는 저전력 3차원 그래픽 파이프라인에 적합한 효율적인 클리핑 구조를 제안한다. 많은 연산 사이클과 연산기를 필요로 하는 클리핑 연산을 두 단계로 나누어서 기하변환 엔진에서는 컬링 정렬(cull and sort) 유닛으로 구현하고, 실질적인 클리핑은 스캔 변환(scan conversion)에서 구현한다. 즉, 스캔 변환 처리기를 구성하고 있는 변처리 (edge walk) 유닛에서 Y축 클리핑을 함께 수행하고 스팬처리 (span processing) 유닛에서 X축과 Z축 클리핑을 함께 수행한다. 제안하는 기하 변환 엔진의 컬링 정렬 유닛은 기존 클리핑 유닛에 비해 면적과 동작 사이클이 크게 줄었고 스캔 변환 처리기의 면적은 거의 증가하지 않아 전반적으로 동작 속도 및 동작 효율을 높였다. 제안하는 클리핑 구조를 적용한 3차원 그래픽 가속기는 Verilog-HDL을 이용하여 설계하고 FPGA를 이용하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.20-25
• /
• 2009

본 논문에서는 모바일 환경 기반의 3차원 그래픽 연산을 위한 조명처리 엔진 및 쉐이더 프로세서에 사용 가능한 제곱근과 역제곱근 연산기의 구조를 제안한다. 제안하는 구조는 Taylor 전개식을 기반으로 하여 참조 테이블 및 보정 유닛으로 구성되어 있어 참조 테이블의 크기를 줄였다. 연산 결과는 IEEE-754 표준의 단정도 32 bit 부동소수점 형식과 모바일 환경을 위하여 이를 축소한 24 bit 부동소수점 형식에 대해 OpenGL 1.x ES 에서 요구하는 $10^{-5}$의 정확도를 거의 만족한다. 제안된 구조에 따라 설계된 제곱근 및 역제곱근 연산기는 Verilog-HDL을 사용하여 설계되었으며 파라미터 변경을 통하여 24 bit와 32 bit 연산이 가능하도록 합성이 가능하고 1사이클의 잠복기를 갖는다. 설계된 연산기들의 동작은 FPGA를 이용한 검증시스템을 통하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제37권5호
• /
• pp.66-76
• /
• 2000

본 논문은 가요반주기의 OSD(On Screen Display)에 필요한 영상· 자막처리 ASIC의 설계에 관한 내용을 기술한다. 기존의 자막처리는 범용 DSP를 이용하여 소프트웨어적으로 처리되었으나, 본 논문에서는 하드웨어 비용을 절감할 수 있는 ASIC을 설계하였다. 설계된 자막처리 ASIC의 주요기능은 외부로부터 명령코드와 함께 영상 및 자막 데이터를 받아 여러 영상효과를 가하여 화면으로 출력하는 것이다. 전체적인 설계는 Compass tool에서 schematic으로 설계되었고 부분적으로 VHDL로 코딩하였다. 설계된 ASIC은 로직 시뮬레이션을 통하여 일차적으로 검증한 후, FPGA를 이용하여 실제 시스템에 응용하여 최종 점검을 하였다. 칩은 0.8㎛ CMOS 공정을 활용하여 제작하였으며, 제작된 칩은 가요 반주기에서 원하는 기능을 수행하는 것을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.209-212
• /
• 2008

몇 년 동안 개발자의 편리성을 위해서 문자 및 그래픽 LCD 모듈을 이용한 산업용 및 개인용 제품이 많이 등장하였다. 최근에는 홈 네트워크 및 지능형 로봇분야의 발전에 힘입어 사람과 기기 상호간의 인터페이스에 대한 요구가 많아지고 있다. 그래서 최근 그래픽 인터페이스를 위한 TFT-LCD를 탑재한 제품들이 많이 출시되고 있다. 하지만 실제 제품의 기능을 보면 저가형 소형칩(ATMega128등)을 사용하여도 되지만 터치스크린 기능이 내장된 TFT-LCD를 구동시키기 위해서 ARM프로세서 등 고성능 칩을 사용하여야 하는 불편함이 있다. 그래서 본 연구개발에서는 일반 사용자 또는 개발자가가 쉽게 TFT-LCD 및 터치스크린을 사용할 수 있는 임베디드형 TFT-LCD 제어모듈을 개발하고자 한다. 임베디드형 TFT-LCD 모듈을 개발하기 위해서 기본적으로 RTOS를 내장하고, 사용자와 인터페이스를 쉽게 하기 위해 LAN, USB, 디지털 IO 등을 내장하는 것으로 한다.

• 한국산학기술학회논문지
• /
• 제12권6호
• /
• pp.2888-2897
• /
• 2011

본 연구에서 개발된 정상상태 사이클 모사 프로그램을 통해 이산화탄소를 사용하는 지열 히트펌프 시스템의 성능을 고찰하였다. 내부열교환기를 포함하지 않는 기본 히트펌프 사이클의 성능에 대한 다양한 운전변수들의 영향을 조사하기 위해 매개변수 연구를 수행하였다. 시뮬레이션 프로그램은 실내기, 실외기, 압축기, 팽창밸브를 모사하는 포트란 서브루틴과 비주얼 베이식을 사용해 프로그램된 입력을 위한 전처리, 출력을 위한 후처리 프로세서를 포함하는 그래픽 인터페이스로 구성되어 있다. Refprop V6.01을 사용하여 이산화탄소의 열역학적 물성치와 상평형 거동을 계산하였다. 모사결과들의 신뢰성은 사례연구를 통한 실험데이터와의 비교를 통해 검증하였다. 본 연구에서 개발된 사이클 모사 프로그램은 이산화탄소 지열 히트펌프 시스템의 경제적이면서도 효율적인 운전조건들을 결정하고 최적화하는 데 있어 유용한 도구가 될 수 있을 것이다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2003년도 정기총회 및 학술대회
• /
• pp.69-72
• /
• 2003

This paper presents a signal processing IC for digital HDTV, which is designed to operate in bunt-in HDW or in HD-set-top Box. The chip supports de-multiplexing an ISO/IEC 13818-1 MPEG-2 TS stream. It decodes MPEG-2 MP@HL video bitstream, and provides high-quality scaled video for display on HDTV monitor. The chip consists of ARM7TDMI for TS-Demux, PCI interface, Audio interface, MPEG2 MP@HL video decoder Display processor, Graphic processor, Memory controller, Audio int3face, Smart Card interface and UART. It is fabricated using Sam sung's 0.18-um and the package of 492-pin BGA is used.

• 한국컴퓨터정보학회논문지
• /
• 제11권4호
• /
• pp.35-45
• /
• 2006

본 논문에서는 휴대용 회전 유도탄 체계의 모델링과 성능분석에 사용할 수 있는 실시간 병렬처리 시뮬레이터 개발에 대하여 기술한다. 실시간 병렬처리 시뮬레이터는 항공기의 적외선 형상을 만드는 탐색기 에뮬레이터, 실시간 컴퓨터, 시스템 유닛. 유도 조종 장치 및 탐색기 프로세서 등과 같은 하드웨어 실물장치와 실시간 컴퓨터에 내장된 수학적 모델, 6 자유도 모델 및 공력 모델 등을 구현한 응용 소프트웨어 및 호스트 컴퓨터에 내장된 사용자 프로그램 등으로 구성되었다. 실시간 컴퓨터는 병렬로 연결된 여섯 개의 TI사 C-40 프로세서로 설계되었으며, 기계적 장치와 결합된 아날로그 전자회로를 이용하여 탐색기 에뮬레이터를 설계하였다. 시스템 유닛은 구성 요소간의 임피던스 정합 기능과 미세 신호를 처리하며, 시뮬레이터와 실물 유도탄 발사 장치의 연결이 가능하다. 개발된 실시간 병렬처리 시뮬레이터를 휴대용 회전 유도탄의 성능분석 장치로 사용하기 위하여 현장실험을 통한 결과 검증시험을 수행하였다.