• 제목/요약/키워드: functional gate

검색결과 118건 처리시간 0.03초

전역적 비동기 지역적 동기 시스템을 위한 고성능 비동기식 접속장치 (A High Performance Asynchronous Interface Unit for Globally-Asynchronous Locally-Synchronous Systems)

  • 오명훈;박석재;최호용;이동익
    • 대한전자공학회논문지SD
    • /
    • 제40권5호
    • /
    • pp.321-334
    • /
    • 2003
  • GALS(Globally-Asynchronous Locally-Synchronous) 시스템은 대규모의 칩 설계 시에 설계의 용이성과 신뢰성을 확보할 수 있는 구조로 주목 받고 있다. 본 논문에서는 GALS 시스템에 필수적인 비동기 접속장치를 제안한다. 접속 장치는 크게 센더 모듈과 리시버 모듈로 구성되어 있으며, 센더 모듈에서는 부분적으로 내부 클록과는 무관하게 데이터 전송이 가능하다. 0.25um 공정의 게이트 레벨 표준 셀 라이브러리를 사용하여 설계하였고, 성능 향상 정도를 시뮬레이션을 통하여 예측할 수 있었다. 마지막으로, 접속장치를 장착한 GALS 구조의 예제 회로를 설계하여 올바르게 동작함을 확인하였다.

TLU형 FPGA를 위한 새로운 다출력 함수 기술 매핑 알고리즘 (New Technology Mapping Algorithm of Multiple-Output Functions for TLU-Type FPGAs)

  • 박장현;김보관
    • 한국정보처리학회논문지
    • /
    • 제4권11호
    • /
    • pp.2923-2930
    • /
    • 1997
  • 본 논문에서는 최근에 관심을 모으고 있는Table Look- Up형의 FPGA를 위한 다출력 함수로직 합성 알고리즘에 대해 기술한다. 본 고에서 제안하는 TLU형 FPGA를 위한 다출력 함수 로직 합성 방법은 기능적 분해 방법을 사용하였으며, 이 방법을 이용한 2가지의 새로운 알고리즘을 설명한다. 첫번째는 한 출력에 적용한 Rofh-Karp 알고리즘을 다출력에 웅용할 수 있도록 확장하였으며, 두 번째는 분해과정에서 공통 분해 함수를 찾는 효과적 인 알고리즘을 제안한다. 기술 매핑의 최적화 대상은 CLB 개수를 고려했으며, 벤치마크 테스트를 통한 일반적인 회로에 적용성 검증, 기존 알고리즘과의 성능 비교 및 개선에 대해 연구하였다. 논리 설계 합성기 구성 과정에서 새로운 알고리즘을 구현하여 실험한 결과를 기존의 다출력 함수 분해 방법과 비교하면 CLB 의 개수, 네트 수 등 성능과 수행 시간에서 매우 만족할 만한 결과를 얻었다.

  • PDF

단백질 기반 Oxygen High Barrier 소재의 전과정평가를 통한 환경 영향 측정 (Environmental Evaluation of Protein Based Oxygen High Barrier Film Using Life Cycle Assessment)

  • 강동호;신양재
    • 한국포장학회지
    • /
    • 제25권1호
    • /
    • pp.1-10
    • /
    • 2019
  • 이번 연구에서는 식품 포장재로 많이 활용하고 있는 산소 고차단성 필름 두 종류의 환경 영향을 평가하는 것이었다. Table 4의 경우 환경 영향 모델에 따라 계산된 Traditional film과 New film의 각 환경 영향 범주 별 비교 값 및 이러한 차이를 보인 가장 영향력 있는 공정을 설명하였다.

게이트 심근 관류 SPECT에서 구한 심근 속도와 심근 관류를 중심으로 한 심근 기능 지표와의 비교연구 (Comparison Study between Myocardial Velocity obtained from Gated Myocardial SPECT and Myocardial Functional indices with a Focus on Myocardial Perfusion)

  • 하정민;정신영;범희승;이병일
    • Nuclear Medicine and Molecular Imaging
    • /
    • 제43권5호
    • /
    • pp.386-394
    • /
    • 2009
  • 목적: 게이트 심근관류 SPECT는 심혈관 질환을 진단하고 예후를 예측하는데 효과적인 검사로 알려져 있다. 이 연구에서는 게이트 심근관류 SPECT의 좌심실 국소 기능지표로서 새롭게 제안한 심근의 속도와 기존의 심장기능지표인 구혈률, 관류, 심근 두꺼워짐 등을 비교하고 상관성을 조사함으로써 심근 속도 정보의 임상적 의미를 분석하였다. 대상 및 방법: 대조군 17명(남:녀=9:8, 평균연령 $61.8{\pm}11.1$세), 관상 동맥 질환군 39명(남:녀=18:21, 평균연령 $66.9{\pm}8.1$세)을 대상으로 게이트 심근관류 SPECT를 후향적으로 분석하였다. 부하-휴식 1일 아데노신부하 Tc-99m tetrofosmin 게이트 심근관류 SPEET를 시행하였으며, 20분절 중 심첨부와 기저부를 제외한 12개 분절만을 사용하였다. 환자의 R-R시간 간격을 8단위 게이트에서 수축기와 이완기의 비로 나누어 개인별 수축과 이완 시간을 구하고, 부하기와 휴식기에서 심근 움직임 지표를 수축과 이완 시간으로 나누어 각각의 국소 심근 속도를 계산하였다. 결과: 대조군에서 분절 별, 관상 동맥 분지 별 정상 심근 속도 값을 구할 수 있었다. 관상 동맥 질환군의 심근 속도가 정상군에 비해 유의하게 낮았으나, 관상 동맥 질환군 중 구혈률이 유지되는 분절들의 심근 속도는 대조군과 유의한 차이를 보이지 않았다. 심혈관 질환군의 관류와 심근 속도는 유의한 상관관계를 보였다. 또 심근 두꺼워짐이 감소해 있는 관상 동맥 질환군의 분절 중 심근 속도가 감소해 있는 분절의 부하기 관류는 심근 속도가 유지되는 분절에 비해 유의하게 낮은 값을 보였다. 결론: 정상 심근 속도를 제시하고, 관상 동맥 질환군의 심근 속도가 정상군 보다 유의하게 낮음을 보여 주었으며, 심근 속도라는 새로운 지표가 좌심실 국소 가능을 평가하는데 도움이 될 것으로 제안 하였다. 정량화가 주는 장점을 활용하고 있는 핵의학 영상기기의 특징을 이용하여 기능적인 지표를 계속해서 개발 할 필요가 있으리라 생각된다.

디지털 임피던스 영상 시스템의 설계 및 구현 (Design and Implementation of Digital Electrical Impedance Tomography System)

  • 오동인;백상민;이재상;우응제
    • 대한의용생체공학회:의공학회지
    • /
    • 제25권4호
    • /
    • pp.269-275
    • /
    • 2004
  • 인체내부의 각 조직은 서로 다른 저항률(resistivity)분포를 가지며, 조직의 생리학적, 기능적 변화에 따라 임피던스가 변화한다. 본 논문에서는 주로 기능적 영상을 위한 임피던스 단층촬영 (EIT, electrical impedance tomography) 시스템의 설계와 구현 결과를 기술한다. EIT 시스템은 인체의 표면에 부착한 전극을 통해 전류를 주입하고 이로 인해 유기되는 전압을 측정하여, 내부 임피던스의 단층영상을 복원하는 기술이다. EIT 시스템의 개발에 있어서는 영상복원의 난해함과 아울러 측정시스템의 낮은 정확도가 기술적인 문제가 되고 있다. 본 논문은 기존 EIT 시스템의 문제점을 파악하고 디지털 기술을 이용하여 보다 정확도가 높고 안정된 시스템을 설계 및 제작하였다. 크기와 주파수 및 파형의 변화 가능한 50KHz의 정현파 전류를 인체에 주입하기 위해 필요한 정밀 정전류원을 설계하여 제작한 결과, 출력 파형의 고조파 왜곡(THD, total harmonic distortion)이 0.0029%이고 진폭 안정도가 0.022%인 전류를 출력 할 수 있었다. 또한, 여러개의 정전류원을 사용함으로써 채 널간 오차를 유발하던 기존의 시스템을 변경하여, 하나의 전류원에서 만들어진 전류를 각 채널로 스위칭하여 공급함으로써 이로 인한 오차를 줄였다. 주입전류에 의해 유기된 전압의 정밀한 측정을 위해 높은 정밀도를 갖는 전압측정기가 필요하므로 차동증폭기, 고속 ADC및 FPGA(field programmable gate array)를 사용한 디지털 위상감응복조기 (phase-sensitive demodulator )를 제작하였다. 이때 병렬 처리를 가능하게 하여 모든 전극 채널에서 동시에 측정을 수행 할 수 있도록 하였으며, 제작된 전압측정기의 SNR(signal-to-noise ratio)은 90dB 이다. 이러한 EIT 시스템을 사용하여 배경의 전해질 용액에 비해 두 배의 저항률을 가지는 물체(바나나)에 대한 기초적인 영상복원 실험을 수행하였다. 본 시스템은 16채널로 제작되었으나 전체를 모듈형으로 설계하여 쉽게 채널의 수를 늘릴 수 있는 장점을 가지고 있어서 향후 64채널 이상의 디지털 EIT시스템을 제작할 계획이며, 인체 내부의 임피던스 분포를 3차원적 으로 영상화하는 연구를 수행 할 예정이다.

중소형 TFT-LCD용 범용 LDI 제어기의 설계 및 FPGA 구현 (The design and FPGA implementation of a general-purpose LDI controller for the portable small-medium sized TFT-LCD)

  • 이시현
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권4호
    • /
    • pp.249-256
    • /
    • 2007
  • 본 논문에서는 휴대 가능한 중소형($4{\sim}9$인치 크기)의 정보단말기에 사용되는 TFT-LCD(Thin Film Transistor addressed -Liquid Crystal Display)의 LDI(LCD Driver Interface) 제어기(controller)를 제조사와 크기에 관계없이 사용할 수 있는 표준화된 범용 TFT-LCD의 LDI를 설계하고 FPGA(Field Programmable Gate Array)로 구현하였다. 설계한 LDI 제어기는 FPGA 테스트 보드(test board)에서 검증하였으며, 상업용 TFT-LCD 패널에서 시험결과 안정적으로 상호 동작하였다. 설계한 범용 LDI 제어기의 장점은 LCD의 제조사와 크기에 관계없이 그 동작을 표준화시켜 설계하였으므로 향후 모든 패널내의 SoG(System on a Glass) 모듈 설계에 적용할 수 있는 것이다. 그리고 기존의 방식에서는 LCD 제조사별, 패널 크기별로 별개의 LDI 제어기 칩을 개발하여 사용하지만, 설계한 LDI 제어기는 모든 휴대 가능한 중소형 패널을 구동시킬 수 있어서 IC의 공급가, AV 보드와 패널의 제조 원가 하락을 가져올 수 있으며 가까운 장래에는 보다 우수한 기능의 패널을 제작하기 위한 TFT-LCD 패널 모듈의 SoG 개발이 필연적으로 요구되고 있다. 연구결과는 TFT-LCD 패널을 더욱 소형화, 경량화 그리고 저가격화가 가능하여 기술 및 시장 경쟁력을 선점할 수 있다. 또한 향후 많은 수요가 예상되는 이동형 정보단말기에 사용되는 TFT-LCD 패널 모듈의 SoG IC(Integrated Circuit) 개발과 제작을 위한 기초 자료로서 활용될 수 있다.

  • PDF

중국(中國) 연변지구(延邊地區) 조선족(朝鮮族) 주거(住居)의 건축적(建築的) 특징(特徵) 용정시(龍井市) 지신향(智新鄕) 장재촌(長財村) 사례(事例)를 통해 (The Architectural Characteristics of Ch'ang-ts'ai-ts'un Village A Case Study on a Rural Village of the Korean Immigrants in Yen-Pien Area of China)

  • 신재억
    • 건축역사연구
    • /
    • 제3권1호
    • /
    • pp.101-122
    • /
    • 1994
  • This paper is one of the sequels from 'A Survey of Villages and Dwellings of Korean Immigrants in the North-Eastern Part of China'. It is the result of the extensive survey of Ch'ang-ts'ai-tsun village and covers several architectural characteristics of the dwellings. This paper alma to identify the 'double file' dwelling type, which is believed as one of the main stream of Korean folk dwelling. In this type, 'Chung-ju-kan' forms the central open space, where main household functions are carried out. This type originates from climatic reasons and functional reasons as well. This paper also aims to clarify how the dwelling forms are changed according to the life styles of various periods. The Korean immigrants in this village have experienced rapid changes in modern times like other Chinese. Through various political movements, the original dwelling type of this village has changed to adapt various needs and functions, which shows the simple truth : dwelling form changes according to the changes of life style and social structure. In this paper the directions of chimney through various periods are analyzed to verify the differences of the house layout methods and concepts of the time. The village had grown through 3 main periods before liberation period(1946), communization period(1946 - 1966) and contemporary period (1967 - ). It is concluded as follows: 1. The village was originated in late 19th century along the east-west street, which was a major routes of Korean Immigrants to China. In this area there was no regularity in its site plan. The direction of chimney, which was usually westward, was not determined according to the location of gate. This type was kept until liberization of this area, 1946. The plans of dwellings followed Ham-kyong-do 'double file' dwelling type, '6-kan dwelling' or '8-kan dwelling'. 2. The 'New Village' area, which was formed in the communization period, has a strict regularity in its site plan. The direction of chimney was determined as opposite direction of the gate. This method was maintained until 1976, when Mao died and new 'open' policy was held by Chinese government. In this area the 'dwelling house' plan type was not changed, but its layout and size were restricted. The general form of the dwelling in this village was shaped in this period. 3. The contemporary dwellings were built in random site location. The dwelling type was changed because of the reduction of family size and the permissin of private ownership. The number of rooms was reduced but the storage rooms and domestic animal hutches were added. But the 'Chung-ju-kan', the major chacteristics of north-eastern Korea dwelling is still kept. It becomes one large 'Chtin-ju-kan' room like 'open plan' type.

  • PDF

충진물로 PEI-GO@ZIF-8를 사용한 PEBAX 혼합막의 CO2 분리 성능 (CO2 Separation Performance of PEBAX Mixed Matrix Membrane Using PEI-GO@ZIF-8 as Filler)

  • 이은선;홍세령;이현경
    • 멤브레인
    • /
    • 제33권1호
    • /
    • pp.23-33
    • /
    • 2023
  • 본 연구에서는 PEBAX 2533에 합성된 PEI-GO@ZIF-8의 함량을 달리 첨가하여 혼합막을 제조하고 N2와 CO2의 투과 특성을 연구하였다. PEBAX/PEI-GO@ZIF-8 혼합막의 N2 투과도는 PEI-GO@ZIF-8 함량이 증가함에 따라 감소하였고, CO2 투과도는 PEI-GO@ZIF-8 함량에 따라 다른 경향을 보였는데 순수 PEBAX 막에서 PEI-GO@ZIF-8 0.1 wt%까지 CO2 투과도는 증가하다가 그 이후의 함량에서는 감소하였다. PEI-GO@ZIF-8 0.1 wt% 혼합막은 CO2 투과도 221.9 Barrer, CO2/N2 선택도는 60.0으로, 제조된 혼합막들 중 CO2 투과도와 CO2/N2 선택도가 향상되어 가장 높은 투과 특성을 보였고 Robeson upper-bound에 도달하는 결과를 얻었다. 이는 충진물이 PEBAX 내에 고루 분산되면서 CO2와 친화적인 상호작용을하는 GO의 -COOH, -O-, -OH 작용기와 PEI에 결합된 아민기 그리고 CO2에 대해 gate-opening 현상이 일어나는 ZIF-8의 영향 때문이다.

저전력 8-비트 마이크로콘트롤러의 설계 (A Design of Low-Power 8-bit Microcontroller)

  • 이상재;정항근
    • 대한전자공학회논문지SD
    • /
    • 제39권2호
    • /
    • pp.63-71
    • /
    • 2002
  • 본 논문에서는 저전력 8-비트 RISC 마이크로콘트롤러 구조를 제안하였다. 설계된 마이크로콘트롤러는 4단계 파이프라인 구조를 가지며 기존의 여러 가지 저전력 설계 기법들을 이용하여 구현되었다. 전력 소모는 0.6㎛ 공정을 사용했을 때 MIPS당 600㎼를 소모했으며 0.25㎛ 공정을 사용했을 때 MIPS당 70㎼를 소모했다. RTL 레벨의 설계는 VHDL을 이용해서 수행되었고, 0.6㎛/0.2㎛ CMOS IDEC(Integrated Circuit Design Education Center) standard cell library를 이용해서 게이트 레벨에서 기능 검증을 하였다. 합성된 코어는 0.25㎛ 공정을 용했을 때 약 7000개의 NAND 게이트를 0.36㎟의 작은 면적에 집적화 시킬 수 있었다. 마지막으로 기존의 상용 마이크로콘트롤러와의 성능 비교를 수행하였다.

Nickel Silicide Nanowire Growth and Applications

  • Kim, Joondong
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.215-216
    • /
    • 2013
  • The silicide is a compound of Si with an electropositive component. Silicides are commonly used in silicon-based microelectronics to reduce resistivity of gate and local interconnect metallization. The popular silicide candidates, CoSi2 and TiSi2, have some limitations. TiSi2 showed line width dependent sheet resistance and has difficulty in transformation of the C49 phase to the low resistive C54. CoSi2 consumes more Si than TiSi2. Nickel silicide is a promising material to substitute for those silicide materials providing several advantages; low resistivity, lower Si consumption and lower formation temperature. Nickel silicide (NiSi) nanowire (NW) has features of a geometrically tiny size in terms of diameter and significantly long directional length, with an excellent electrical conductivity. According to these advantages, NiSi NWs have been applied to various nanoscale applications, such as interconnects [1,2], field emitters [3], and functional microscopy tips [4]. Beside its tiny geometric feature, NW can provide a large surface area at a fixed volume. This makes the material viable for photovoltaic architecture, allowing it to be used to enhance the light-active region [5]. Additionally, a recent report has suggested that an effective antireflection coating-layer can be made with by NiSi NW arrays [6]. A unique growth mechanism of nickel silicide (NiSi) nanowires (NWs) was thermodynamically investigated. The reaction between Ni and Si primarily determines NiSi phases according to the deposition condition. Optimum growth conditions were found at $375^{\circ}C$ leading long and high-density NiSi NWs. The ignition of NiSi NWs is determined by the grain size due to the nucleation limited silicide reaction. A successive Ni diffusion through a silicide layer was traced from a NW grown sample. Otherwise Ni-rich or Si-rich phase induces a film type growth. This work demonstrates specific existence of NiSi NW growth [7].

  • PDF