• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.614-621
• /
• 2011

본 논문은 Mobile-DTV 응용을 위한 광대역 DCO(Digitally Controlled Oscillator)의 설계에 대해 다룬다. DCO는 발전 주파수를 생성하는 회로로 ADPLL(All-digital Phase-locked Loop)의 핵심 블록이다. 본 논문에서는 광대역 DCO 설계를 위해 기존의 Fixed delay chain을 변형한 binary delay chain(BDC) 구조를 제안하였다. 제안된 구조는 $2^i$ 형태로 $0{\leq}i{\leq}n-1$ 범위의 서로 다른 지연시간을 갖는 여러개의 지연셀의 조합을 통해 발진 주파수를 생성한다. BDC 형태는 응용에 맞는 지연셀의 조합과 해상도를 선택할 수 있기 때문에 지연셀의 최적화가 가능하다. 제안된 DCO는 1.8V chartered $0.18{\mu}m$ CMOS 공정을 이용하여 Cadence사의 Spectre RF 툴에서 검증되었다. 실험결과 77MHz~2.07GHz의 주파수 대역파 3ps의 해상도를 나타내었다. 위상잡음은 Mobile-DTV 표준의 최대 주파수인 1675MHz에서 -101dBc/Hz@1MHz를 나타내었고 전력소모는 5.87mW를 나타내었다. 이는 ATSC-M/H, DVB-H, ISDB-T, T-DMB 등 Mobile-DTV의 표준을 만족한다.

• 대한전자공학회논문지TC
• /
• 제42권3호
• /
• pp.25-32
• /
• 2005

본 논문에서는 부성저항 특성을 갖는 발진기 이론을 적용하여 직렬 궤환형 유전체 공진 발진기를 구성하고 바랙터 다이오드를 삽입하여 전압 제어 유전체 공진 발진기를 제작한 후, 샘플링 위상비교기와 루프 필터를 결합한 PLL방식을 도입하여 고안정 주파수 발생기인 위상고정 유전체 공진형 발진기를 설계 및 제작하였다. 설계 제작한 PLDRO는 주파수 12.05 GHz에서 13.54 dBm의 출력 전력을 얻었으며, 이때의 주파수 가변 동조 범위는 중심 주파수에서 약 ${\pm}7.5\;MHz$ 이며, 전력 평탄도는 0.2 dBm으로서 매우 우수한 선형 특성 결과를 얻었다. 또한 데이터 전송시 오율특성에 상당한 영향을 미치는 위상 잡음은 carrier로부터 100 KHz 떨어진 offset 지점에서 14.5 dBc/Hz을 얻었다. 고조파 특성은 2 차 고조파에서 -41.49 dBc 이하의 특성을 나타내었다. 이러한 특성은 위상고정을 하기 전의 전압 제어 발진기보다 더욱 향상된 특성을 보였으며, 종전의 PLDRO보다 위상 잡음과 전력 평탄도면에서 개선시킬 수가 있었다.

• 한국결정성장학회:학술대회논문집
• /
• 한국결정성장학회 1996년도 The 9th KACG Technical Annual Meeting and the 3rd Korea-Japan EMGS (Electronic Materials Growth Symposium)
• /
• pp.508-508
• /
• 1996

;The growth of films have considerable interest in the field of superlattice structured multi-layer epitaxy led to realization of new devices concepts. Molecular beam epitaxy (MBE) with in situ observation by reflection high-energy electron diffraction (RHEED) is a key technology for controlled layered growth on the atomic scale in oxide crystal thin films. Also, the combination of radical oxygen source and MBE will certainly accelerate the progress of applications of oxides. In this study, the growth process of single crystal films using by MBE method is discussed taking the oxide materials of Bi-Sr-Ca-Cu family. Oxidation was provided by a flux density of activated oxygen (oxygen radicals) from an rf-excited discharge. Generation of oxygen radicals is obtained in a specially designed radical sources with different types (coil and electrode types). Molecular oxygen was introduced into a quartz tube through a variable leak valve with mass flowmeter. Corresponding to the oxygen flow rate, the pressure of the system ranged from $1{\;}{\times}{\;}10^{-6}{\;}Torr{\;}to{\;}5{\;}{\times}{\;}10^{-5}$ Torr. The base pressure was $1{\;}{\times}{\;}10^{-10}$ Torr. The growth of Bi-oxides was achieved by coevaporation of metal elements and oxygen. In this way a Bi-oxide multilayer structure was prepared on a basal-plane MgO or $SrTiO_3$ substrate. The grown films compiled using RHEED patterns during and after the growth. Futher, the exact observation of oxygen radicals with MBE is an important technology for a approach of growth conditions on stoichiometry and perfection on the atomic scale in oxide. The oxidization degree, which is determined and controlled by the number of activated oxygen when using radical sources of two types, are utilized by voltage locked loop (VLL) method. Coil type is suitable for oxygen radical source than electrode type. The relationship between the flux of oxygen radical and the rf power or oxygen partial pressure estimated. The flux of radicals increases as the rf power increases, and indicates to the frequency change having the the value of about $2{\times}10^{14}{\;}atoms{\;}{\cdots}{\;}cm^{-2}{\;}{\cdots}{\;}S^{-I}$ when the oxygen flow rate of 2.0 seem and rf power 150 W.150 W.

• 한국통신학회논문지
• /
• 제23권4호
• /
• pp.1100-1112
• /
• 1998

본 연구에서 망동기 시스템의 동기 기준 클럭과 시스템 클럭간에 발생하는 위상 오차를 최소화하기 위한 새로운 위상 오차 검출방식이 제안되었고 이 방식을 디지털 처리 위상 동기 루프(digital processing phase locked loop:DP-PLL) 시스템에 적용하였다. 두 클럭간에 발생하는 위상 오차는 지연된 n-탭 상승 에지 클럭으로 구성한 위상 오차 검출기에 의해 위상 오차 변이 (PEV:Phase Error Variation)로 출력된다. 위상 오차 변이는 5ns해상도로 검출되며 검출된 위상 오차 변이는 알고리즘에 의해 최적의 D/A변환기 계수를 추적하면서 위상 동기를 유지한다. 실험결과 위상 검출기는 빠르고 정확한 위상 추적 특성을 갖고 있으며 루프제어 알고리즘은 우수한 지터 억압 특성을 나타내었다.

• Journal of Power Electronics
• /
• 제19권5호
• /
• pp.1224-1234
• /
• 2019

Hybrid rotor position estimation methods that integrate a fundamental model and high frequency (HF) signal injection are widely used for the wide speed-range sensorless control of interior permanent-magnet synchronous machines (IPMSMs). However, the direct transition of two different schemes may lead to system fluctuations or system instability since two estimated rotor positions based on two different schemes are always unequal due to the effects of parameter variations, system delays and inverter nonlinearities. In order to avoid these problems, a seamless transition strategy to define and construct a virtual q-axis inductance is proposed in this paper. With the proposed seamless transition strategy, an estimated rotor position based on a fundamental model is forced to track that based on HF signal injection before the transition by adjusting the constructed virtual q-axis inductance. Meanwhile, considering that the virtual q-axis inductance changes with rotor position estimation errors, a new observer with a two-phase phase-locked loop (TP-PLL) is developed to accurately obtain the virtual q-axis inductance online. Furthermore, IPMSM sensorless control with maximum torque per ampere (MTPA) operations can be tracked automatically by selecting the proper virtual q-axis inductance. Finally, experimental results obtained from an IPMSM demonstrate the feasibility of the proposed seamless transition strategy.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.7-13
• /
• 2011

본 논문에서는 디지털 위상고정루프(All-digital PLL)를 구성하는 핵심 블록인 시간-디지털 변환기(Time-to-Digital Converter)를 제안하고 구현하였다. 본 연구에서는 게이티드 링 오실레이터 시간-디지털 변환기(GRO-TDC)의 기본 구조에 버니어 지연단(VDL)을 이용하여 다중 위상을 얻음으로써 보다 높은 해상도를 얻을 수 있는 구조를 제안하였다. 게이티드 링 오실레이터(GRO)는 총 7개의 지연셀을 사용하였고, 버니어 지연단(VDL) 3단을 이용하여 총 21개의 다중 위상을 사용하여 시간-디지털 변환기(TDC)를 설계하였다. 제안한 회로는 $0.13{\mu}m$ 1P-6M CMOS 공정을 사용하여 설계 및 구현하였다. 측정결과, 제안한 시간-디지털 변환기(TDC)의 최대 입력 주파수는 100MHz이고, 해상도는 26ps로 측정되었으며, 출력은 8-비트이며, 검출이 가능한 최대 위상 차이는 5ns의 위상 차이까지 검출이 가능하였다. 전력 소비는 측정된 Enable 신호의 크기에 따라 최소 8.4mW에서 최대 12.7mW로 측정되었다.

• 한국수자원학회논문집
• /
• 제48권8호
• /
• pp.613-623
• /
• 2015

홍수기 유량측정의 어려움을 극복하고자 물과 비접촉식으로 유속을 측정하여 유량을 산정하는 전자파표면유속계를 개발하여 실무에 적용하고 있다. 기존에 사용 중인 전자파표면유속계는 홍수용으로 연중 활용도가 낮아 이의 활용도를 높이고자 전자파표면유속계의 성능개선을 통하여 유속측정범위를 확장하여 평 갈수기에도 하천 유량측정이 적용할 수 있게 하였다. 즉 기존 홍수용 전자파표면유속계의 유속측정범위가 0.5~10.0m/s이었던 반면, 금번 개발된 고성능 범용 전자파표면유속계는 0.03~20.0m/s로 홍수기뿐만 아니라 평수기에 유속측정이 가능하도록 성능을 개선하였다. 전자파표면유속계를 이용한 저유속의 측정을 위해서 필요한 요소를 조사한 결과, 송신신호의 수신단 유입을 차단하여 저유속의 미세한 수신신호에 대한 검출능력을 향상할 수 있도록 송수신 격리도의 개선, 이와 함께 공진기의 위상잡음 특성개선이 저유속의 검출에 필수사항임을 파악하였다. 따라서 이를 감안하여 안테나의 송신부와 수신부가 분리된 안테나를 개발함으로써 송수신 격리도를 개선하였고, 기존 공진기의 위상잡음 특성을 개선하기 위하여 위상고정주파수합성기를 공진기로 적용함으로써 저유속 검출 성능을 개선하였다. 또한 고성능 범용 전자파표면 유속계의 사용편의성 증진을 위하여 안테나의 소형, 경량화 제작을 가능토록 하고자 사용주파수(10 GHz$\rightarrow$24GHz)를 변경하였다. 이와 더불어 기존 전자파표면유속계 사용자들의 개선요구사항-측정유속 안정화, 자체점검기능, 저전력, 방수 방습-을 반영함으로써 현장에서 유량측정하기에 간편한 기기로 개발하였다.