• 제목/요약/키워드: fast implementation

검색결과 1,100건 처리시간 0.034초

구식 싱글턴 혼합기수 고속푸리에변환 코드에 대한 간단한 동적메모리 할당방법 프로그래밍 (A Simple Implementation of Dynamical Memory Allocation in Old-fashioned Singleton's Mixed-radix Fast Fourier Transformation Code)

  • 김인기
    • 한국자기학회지
    • /
    • 제22권2호
    • /
    • pp.33-36
    • /
    • 2012
  • 1968년에 발표된 구식 싱글턴 혼합기수 고속푸리에 변환 포트란 서브루틴에 존재하는 일반적인 $N$ 문제에 대한 간단한 처치법을 제안하였다. 주어진 문제에 대한 간략한 검토를 마친 후에, 새로운 처치법을 동적메모리 할당방법의 입장에서 최악상황분석법을 통해 논의하였다. 본 논의를 통해 여기서 제시된 프로그래밍 기법은 최소한 다차원 데이터 집합에 대해 지금까지 제시된 여타 처치법보다 우월함을 보였다.

Practical and Verifiable C++ Dynamic Cast for Hard Real-Time Systems

  • Dechev, Damian;Mahapatra, Rabi;Stroustrup, Bjarne
    • Journal of Computing Science and Engineering
    • /
    • 제2권4호
    • /
    • pp.375-393
    • /
    • 2008
  • The dynamic cast operation allows flexibility in the design and use of data management facilities in object-oriented programs. Dynamic cast has an important role in the implementation of the Data Management Services (DMS) of the Mission Data System Project (MDS), the Jet Propulsion Laboratory's experimental work for providing a state-based and goal-oriented unified architecture for testing and development of mission software. DMS is responsible for the storage and transport of control and scientific data in a remote autonomous spacecraft. Like similar operators in other languages, the C++ dynamic cast operator does not provide the timing guarantees needed for hard real-time embedded systems. In a recent study, Gibbs and Stroustrup (G&S) devised a dynamic cast implementation strategy that guarantees fast constant-time performance. This paper presents the definition and application of a cosimulation framework to formally verify and evaluate the G&S fast dynamic casting scheme and its applicability in the Mission Data System DMS application. We describe the systematic process of model-based simulation and analysis that has led to performance improvement of the G&S algorithm's heuristics by about a factor of 2. In this work we introduce and apply a library for extracting semantic information from C++ source code that helps us deliver a practical and verifiable implementation of the fast dynamic casting algorithm.

Fast Infoset을 이용한 Binary XML Encoder의 설계 및 구현 (Design and Implementation of Binary XML Encoder using Fast Infoset)

  • 유성재;최일선;윤화묵;안병호;정회경
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2006년도 춘계종합학술대회
    • /
    • pp.943-946
    • /
    • 2006
  • XML(Extensible Markup Language)은 운영환경에 독립적인 문서형식을 정의할 수 있다는 장점으로 인해 많은 사용자층을 확보하여 현재 가장 널리 쓰이는 문서형식 중의 하나가 되었다. 그러나 이러한 XML이 모바일 분야와 같이 제한된 메모리와 빠른 전승속도를 요구하는 환경에서도 쓰이게 됨에 따라 파일의 용량과 전송속도에 대한 문제점이 새롭게 대두되고 있다. 이에 XML의 바이너리화에 대한 논의가 진행되고 있으며, XML의 구조를 유지하여 기존의 장점을 최대한 살리면서 문서 크기를 줄일 수 있는 방안으로 XML 정보셋을 이용한 Fast Infoset 방식이 주목을 받고 있다. 이에 본 논문에서는 XML을 바이너리화하기 위하여 Fast Infoset 방식 및 ASN.1(Abstract Syntax Notation One)의 인코딩 방법 중 하나인 PER(Packed Encoding Rules)을 이용하여 모듈을 설계하였으며, XML 문서가 바이너리 XML 문서로 인코딩되는 과정을 단계적으로 확인할 수 있는 인터페이스로 인코더를 구현하였다.

  • PDF

DIT Radix-4 FFT 구현을 위한 저전력 Butterfly 구조 (Low-power Butterfly Structure for DIT Radix-4 FFT Implementation)

  • 장영범;이상우
    • 한국통신학회논문지
    • /
    • 제38A권12호
    • /
    • pp.1145-1147
    • /
    • 2013
  • FFT(Fast Fourier Transform) 알고리즘에는 DIT(Decimation-In-Time)와 DIF(Decimation-In-Frequency)가 있다. DIF 알고리즘은 Radix-2/4/8 등의 다양한 종류와 그 구현 방법이 개발되어 사용되는데 반하여 DIT 알고리즘은 순차적인 출력을 낼 수 있는 장점에도 불구하고 다양한 구현방법이 연구되지 못하였다. 이 논문에서는 DIT Radix-4 알고리즘을 유도하며 반도체 구현을 위한 효율적인 butterfly 구조를 제안한다.

Software Implementation of Lightweight Block Cipher CHAM for Fast Encryption

  • Kim, Taeung;Hong, Deukjo
    • 한국컴퓨터정보학회논문지
    • /
    • 제23권10호
    • /
    • pp.111-117
    • /
    • 2018
  • CHAM is a lightweight block cipher, proposed in ICISC 2017. CHAM-n/k has the n-bit block and the k-bit key, and designers recommend CHAM-64/128, CHAM-128/128, and CHAM-128/256. In this paper, we study how to make optimal software implementation of CHAM such that it has high encryption speed on CPUs with high computing power. The best performances of our CHAM implementations are 1.6 cycles/byte for CHAM-64/128, 2.3 cycles/byte for CHAM-128/128, and 3.8 cycles/byte for CHAM-128/256. The comparison with existing software implementation results for well-known block ciphers shows that our results are competitive.

객체인식을 위한 FAST와 BRIEF 알고리즘 기반 FPGA 설계 (FPGA based Implementation of FAST and BRIEF algorithm for Object Recognition)

  • 허훈;이광엽
    • 전기전자학회논문지
    • /
    • 제17권2호
    • /
    • pp.202-207
    • /
    • 2013
  • 본 논문은 기존의 FAST와 BRIEF 알고리즘을 Zynq-7000 Soc Platform에서 하드웨어로 구현했다. 대표적으로 SIFT 나 SURF 알고리즘을 사용하여 특징점 기반 하드웨어 가속기로 구현 하지만, 하드웨어 비용과 내부 메모리가 많이 필요하다. 제안하는 FAST & BRIEF 가속기는 기존의 SIFT 나 SURF 가속기 보다 내부 메모리 사용량을 약 57%, 하드웨어 비용을 약 70% 정도 감소하고, 수행 시간은 Clock 당 0.17 Pixel를 처리한다.

THE KEY SUCCESS VEHICLES FOR FAST-TRACK IN PUBLIC DESIGNBUILD PROJECTS

  • Kyu-Man Cho;Kyo-Jin Koo;Chang-Taek Hyun
    • 국제학술발표논문집
    • /
    • The 1th International Conference on Construction Engineering and Project Management
    • /
    • pp.1094-1099
    • /
    • 2005
  • Nowadays the Design-Build Delivery Method in public sector has been remarkably grown up in applying owing to its merits such as shortening construction duration. The Fast-Track is the wide-using method for accelerating schedule at Design-Build projects. But the public agency is in trouble to execute Fast-Track because of the lack of guideline for its process. As a result, in some cases applying Fast-Track methods, cost and construction duration are increased more than cases of non-Fast-Track projects. In this study, through the questionnaire surveys to professionals having actual implementation experiences as a construction manager, owner or general contractor, key success vehicles of Fast-Track are induced.

  • PDF

Fast Implementation of the Progressive Edge-Growth Algorithm

  • Chen, Lin;Feng, Da-Zheng
    • ETRI Journal
    • /
    • 제31권2호
    • /
    • pp.240-242
    • /
    • 2009
  • A computationally efficient implementation of the progressive edge-growth algorithm is presented. This implementation uses an array of red-black (RB) trees to manage the layered structure of check nodes and adopts a new strategy to expand the Tanner graph. The complexity analysis and the simulation results show that the proposed approach reduces the computational effort effectively. In constructing a low-density parity check code with a length of $10^4$, the RB-tree-array-based implementation takes no more 10% of the time required by the original method.

  • PDF

Mapping 기법을 이용한 효율적인 IFFT 설계 (Efficient IFFT Design Using Mapping Method)

  • 장인걸;김용은;정진균
    • 대한전자공학회논문지TC
    • /
    • 제44권11호
    • /
    • pp.11-18
    • /
    • 2007
  • FFT(Fast Fourier Transform) 프로세서는 WiBro, DAB, UWB와 같은 OFDM 시스템의 구현에 있어 중요한 블록 중 하나이다. 현재, FFT 프로세서의 구현에 관한 연구는 계속 이루어지고 있으며 대부분의 연구들은 곱셈기의 수나 면적감소, 메모리 사이즈 감소, 제어회로를 감소시키는 것에 초점을 두어 진행되고 있다. 본 논문에서는 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리를 감소시키기 위하여 mapping 방법을 토대로 한 새로운 IFFT 설계방법을 제안한다. WiBro를 위한 1024포인트 IFFT를 설계하기 위해 $Radix-2^4$ SDF(Single-Path Delay Feedback) 구조를 사용하여 시뮬레이션하였으며 제안된 IFFT 설계방법으로 구현했을 시 기존의 방법으로 설계했을 때와 비교하여 메모리가 차지하는 면적에서 60%이상의 감소와 입력비트별로 다양한 SQNR(Signal-to-Quantization-Noise Ratio) 이득을 보였다.

EVRC의 고속 구현 알고리듬 (Fast Implementation Algorithms for EVRC)

  • 정성교;최용수;김남건;윤대희
    • 한국음향학회지
    • /
    • 제20권1호
    • /
    • pp.43-49
    • /
    • 2001
  • EVRC (Enhanced Variable Rate Codec)는 북미 및 우리 나라 CDMA 디지털 셀룰러 시스템에 채택되었으며 8kbps의 전송률에서 우수한 성능을 갖는 부호화기이다. 본 논문에서는 복잡한 알고리듬으로 인해 많은 계산량을 갖는 EVRC 부호화기를 성능 저하 없이 고속으로 구현할 수 있는 알고리듬을 제시한다. 제안된 고속 알고리듬에서는 효율적인 피치 검색과 고정 코드북 탐색 과정이 구현되는데, 고정 코드북 탐색 과정에서는 펄스 위치 조합의 수를 제한하는 방법과 줄여진 임펄스 응답을 사용하여 연산량을 기존의 방법의 70% 정도로 감소시킨다. 주관적인 음질 평가를 통해 제안된 고속 EVRC 알고리듬이 기존의 방법에 비해 적은 계산량에 구현되지만 음질의 저하는 초래하지 않는다는 것을 확인하였다.

  • PDF