• 한국항만경제학회지
• /
• 제29권1호
• /
• pp.99-122
• /
• 2013

2012년 5월 12일부터 8월 12일까지 전라남도 여수시에서 2012여수세계박람회가 개최되었다. 105개국 및 10개 국제기구가 참가한 이번 대회의 관람객은 820만 명에 이른다. 본 연구는 여수엑스포 준비의 실효성을 평가하였다. 교통 분야를 중심으로 교통대책의 수립과 집행과정에서 나타난 특이사항을 파악하여 향후 우리나라에서 개최되는 대규모 국제행사에 시사점을 주고자 하였다. 본 연구를 통해 제시된 주요 시사점은 다음과 같다. 첫째, 대규모 국제행사의 교통대책을 수립할 때는 개최지역의 지리적 특성과 교통수단의 통행저항을 적절하게 반영해야 한다. 둘째, 중앙정부와 지자체의 업무분장을 명확히 하여 이로 인한 갈등과 예산낭비 및 교통대책의 비효율을 예방해야 한다. 셋째, 교통운영의 일관성을 유지하고 교통안내의 효율성을 확보해 관람객의 혼란과 불편을 최소화 시켜야 한다. 넷째, 교통대책의 대외적 객관성과 합리성을 확보해야 하고 이를 토대로 시기적절한 예산조달이 이루어지도록 해야 한다.

• 대한전자공학회논문지SP
• /
• 제48권3호
• /
• pp.62-70
• /
• 2011

CFA(Color Filter Array)를 사용하는 이미지 센서에서는 컬러정보를 획득하기 위해 디모자이킹 과정을 거치게 된다. 이상적인 컬러특성을 갖는 이미지센서에 적용되는 디모자이킹 방식은 실제로 이미지센서에 바로 적용할 경우 올바른 동작을 장담할 수 없는데, 이는 센서마다 그 특성이 다르기 때문이다. 따라서 디모자이킹 알고리즘을 적용할 때에는 각 센서의 특성에 따라서 다르게 적용이 되어야만 한다. 본 논문에서는 Honeycomb CFA방식을 사용하는 CCD 이미지 센서에서 사용되는 디모자이킹 알고리즘을 제안하고, 실제 이미지 센서(CBN385B)의 컬러특성을 고려하여 필터의 계수를 보정함으로써 개선된 성능을 갖는 디모자이킹 알고리즘을 제안한다. 또한 디모자이킹 알고리즘을 하드웨어로 구현하여 그 성능을 비교한다. 제안한 알고리즘을 검증하기 위한 방법으로 전체 ISP시스템을 구현 했으며, 성능을 확인할 지표로 알고리즘 자체성능은 PSNR로 이미지센서의 필터특성의 적용의 결과는 RGB분포도를 이용하였다. 결과적으로 기존의 방법에 비해 PSNR 값이 4~8dB 증가하였으며, 실제 이미지센서(CBN385B)에서 Red 성분으로 편중된 현상도 제거하였다. 또한 하드웨어 설계를 통해 소프트웨어적인 연산의 복잡성을 해결하였으며 검증을 위해 Spartan-3E FPGA가 사용되었다. 총 게이트 수는 45K개이며 25 frame/sec의 속도를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.497-500
• /
• 2010

무선 센서 네트워크는 여러 노드들이 서로 간에 정보를 교환하고 유기적으로 협력하여 데이터 수집 및 처리를 수행하기 위한 시스템이다. 이러한 작업의 수행을 위해서는 명령 수행의 동기화 및 이벤트 발생순서 구분 등의 작업이 필요하고 이를 위해서는 모든 노드가 같은 시각 정보를 필요로 한다. 모든 노드가 같은 시각 정보를 가지기 위해서는 외부의 절대 시각을 참조하는 방법이 가장 정확하지만 무선 센서 네트워크에서 이를 적용하는 것이 어렵기 때문에 시각 동기화에 대한 다양한 연구가 진행되었다. 센서 네트워크에서 시각 동기화를 수행하게 되면 오차가 발생하게 되는데 이 오차를 최소화 하는 것이 중요하다. 본 논문에서는 여러 차례의 타임스탬프 정보 교환을 이용하여 최초의 네트워크 구성 시의 시각 동기화에서 발생하는 오차를 줄이는 방법을 제안한다. 노드 간의 통신에서 트래픽 과부하 등의 이유로 송신과 수신의 시간 지연 간에 큰 차이가 발생 할 경우 오차가 큰 시간 보정 값과 전송 지연 시간을 얻게 되는데 한차례의 타임스탬프 정보 교환 시에는 이를 찾아 낼 수 없다. 이에 여러 차례의 타임스탬프 정보 교환을 통하여 구한 전송 지연과 시간 보정 값 중 중앙값을 이용하여 시간 보정을 함으로서 서로 다른 송신과 수신시의 통신 지연으로 인한 오차를 배재하여 시각 동기화 시 발생할 수 있는 오차를 줄인다.

• 전자공학회논문지SC
• /
• 제45권1호
• /
• pp.41-49
• /
• 2008

앞으로 conversions 시대의 도래와 진보된 기술 발전으로 인해 많은 기기들이 복잡해지고 또한 다양해지고 있음에 이처럼 다양하고 복잡한 기기들이 정밀하고 정확한 결과를 나타내기 위해 센서의 보다 더 정확하고 저전력의 Sensor들이 필요하게 되었다. 본 논문의 목적은 센서 네트워크를 위한 Fault tolerance와 Feedback 이론 그리고 무선 네트워크를 통해 에너지 효율성이 높은 MEMS 회로를 제안한다. 시스템은 휴무상태를 이용, 사용하지 않는 설정으로 전력소비를 줄이기 위해 가능한 한 독립적인 센서 통신 구현하였으며, 최소한의 하위 회로 수를 요구한다. 이러한 기술은 관리적인 측면의 제어와 하드웨어적 요구, 시간, 상호작용적 문제를 줄여 시스템 실행에 영향을 끼치며 개발된 센서에 의한 Moving Distance별 Product를 조사하여 시스템효율을 비교하였다. 이 시스템은 응용을 위해 디자인 되어 있지만 이 시스템은 "유비쿼터스 시티", "공장 자동화 공정", "실시간 처리 시스템" 등에서 많은 일상 환경과 생산 환경에 적용될 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.82-90
• /
• 2011

스마트폰을 비롯한 각종 매체가 발전함에 따라 우수한 성능의 부동소수점 연산기 필요성이 점차 증가하고 있다. 이러한 요구에 따라 이 논문에서는 기본이 되는 덧셈/뺄셈 뿐 아니라 기존보다 향상된 곱셈과 비교, 변환 연산을 수행하는 고속의 단정도/배정도 부동소수점 연산기의 설계를 제안한다. 가장 많이 사용하는 덧셈/뺄셈 연산기는 반올림 연산 시에 병렬화 작업을 수행함으로서 최적화를 구현하였다. 그래픽 연산 등에서 복잡한 수의 행렬연산이 많이 사용되는데, 이를 빠르게 계산하기 위해서 곱셈기 대신에 곱셈 후 덧셈을 수행하는 단일 곱셈-누산기(MAF)를 설계하였다. 분기 명령은 프로그램에서 자주 사용하는 명령으로 비교 연산에 의해 분기 조건이 결정되는데 이 논문에서는 파이프라인이 완료되기 전에 수행된 비교연산의 결과값을 바이패싱함으로서 연산의 수행시간을 감소시켰다. 또한 IEEE754-2008 표준에 추가된 변환연산을 포함하여 설계하였다. RTL 설계를 검증하기 위하여 연산기마다 40만개의 테스트 벡터를 가중치 무작위 방식으로 선별하여 시뮬레이션을 수행하였다. 검증 후에는 삼성 저전력 45nm 공정에서 합성을 수행하여 600MHz의 동작 주파수를 만족하였다. 또한 개선된 FPU와 기존의 FPU와 비교하여 면적의 감소를 확인하였다.

• 환경정책연구
• /
• 제10권1호
• /
• pp.129-150
• /
• 2011

본 논문은 현행 환경평가 제도가 평가 대상을 규모 기준으로 규정함으로써 발생되는 비효율성을 개선하기 위해 스크리닝의 도입을 통한 환경평가 절차 효율화 방안을 제안하였다. 대상사업은 환경적 영향이 미미한 소영향 사업으로 한정하였다. 우선, 국내에서 추진되었던 절차 효율화 사례 등을 살펴보고 그 특징 및 한계점을 도출하였다. 또한 사업의 특성 및 환경적 영향을 고려하여 후속 환경평가 실시여부와 그 정도를 개별적으로 판단하는 평가 대상 선별과정인 스크리닝의 국내 도입 가능성을 검토하였다. 외국의 스크리닝 제도 및 그 시사점 분석을 통해 국내 적용 가능한 스크리닝 도입 시나리오 제시를 통해 절차 효율화를 도모하고자 하였다. 소영향 사업들에 대해 환경평가 현황 및 소영향 사업들의 특징을 분석하여 스크리닝의 도입 필요성과 가능성을 확인한 후 절차 효율화 방안을 제시하였다. 본 연구에서 제안하는 개선 방안은 소영향 사업에 대해 환경영향평가 실시를 면제하여 줄 수 있는 스크리닝 절차의 도입이다. 이는 규제완화의 효과 및 평가기간과 협의기간의 단축을 기대할 수 있다. 또한, 사업자들에게 스크리닝을 통한 평가절차 간소화 기회를 제공하여 계획 초기 단계에서부터 친환경적 계획 수립을 위해 노력하도록 유도하여 계획기간의 단축까지 기대할 수 있다. 즉, 사업자의 자율적인 노력을 도모하고 스크리닝으로 평가 절차를 생략하는 대신 저감대책 반영 여부에 대한 승인기관의 확인을 강조하여 사업자와 승인기관의 책임의식을 강화시킬 수 있는 방안이 될 수 있다.

• Korean Chemical Engineering Research
• /
• 제58권2호
• /
• pp.209-223
• /
• 2020

석유화학 제품, 컴파운드(Compound), 전지, IT 소재, 첨단소재, 제약 등 다양한 제품 군의 사업을 보유하고 있는 화학 회사에서 각 사업 부분에 있어 수요 예측, 물류, 생산, 재고, 원재료 공급의 SCM (Supply Chain Management)은 사업의 손익과 직접적으로 연결되기 때문에 그와 관련된 최적화와 시스템 역량 수준은 매우 중요하다. 본 연구는 다양한 사업 군에서 각각의 SCM이나 비효율적 영역을 개선하는 등의 역량을 고도화하기 위해 원재료를 공급하고, 제품을 생산하기 위한 공급/생산 계획 등에 있어서 수학적 최적화 방법을 적용한 사례에 관하여 다룰 것이다. 그리고 학술적인 연구에 그치는 것이 아니라 계획 수립 담당자가 실제로 자신의 일부 업무에 활용하는 것이 중요하므로 이를 위해 추가적으로 필요한 사항들을 서술하였고 각각의 적용 성과를 표현하였다. 소개가 될 사례의 첫 번째에서는 편광판 생산에 있어서 원재료 로스(Loss)를 최소화하는 것을 기반으로 하는 공급계획 최적화, 최적 손익 사업 운영계획, 편광판 연신 생산 공정의 스케줄(Schedule) 최적화를 다룰 것이다. 두 번째 사례로는 PO (Poly Olefin) 공정의 생산성 극대화를 위한 생산/포장계획 최적화에 관하여 다룰 것이고, 세 번째 사례로는 전지 생산에 있어서 전극 모델 교환을 최소화 시키는 생산계획 최적화에 대해 다룰 것이다. 네 번째로는 석유화학 특성상 선박으로 대부분의 원료 입하 및 제품 출하를 하기 때문에 한정된 부두에 여러 가지 원료 입고와 제품 출하를 위한 선박이 접안 하는 일정을 최적화 한 사례를 다룰 것이며, 마지막으로 ABS (Acrylonitrile Butadiene Styrene) 반제품 생산에 있어서 제품 Change를 최소화 하는 생산계획 최적화를 다룰 것이다.

• 정보과학회 논문지
• /
• 제42권4호
• /
• pp.434-441
• /
• 2015

뉴메모리는 차세대 메모리 기술로써 비휘발성과 바이트 단위의 임의 접근성을 가지고 있다. 뉴메모리의 이러한 특성들은 기존의 정형화된 컴퓨터 시스템 구조에 변화를 가져올 것으로 예상된다. 본 연구는 뉴메모리와 DRAM이 공존하는 하이브리드 메인 메모리 구조에서의 고속 부팅 기법을 제안한다. 고속부팅 기법은 본 연구에서 개발한 MMU 변환 테이블을 이용한 쓰기 추적 기술을 이용하였다. 쓰기 추적기술을 이용하여 부팅 이후의 업데이트를 감지할 수 있었고, 부팅 이후의 업데이트를 다른 곳에 저장함으로써 부팅 완료 이미지가 훼손되는 것을 막을 수 있었다. 실제 고속 부팅 시에는 보존된 부팅 완료 이미지를 이용하여 부팅된 상태로 돌아가기 때문에 빠른 부팅이 될 수 있다. 본 연구의 고속 부팅 기법의 성능을 측정하기 위하여 뉴메모리가 장착된 실제 임베디드 실험 보드에서 고속 부팅 시스템을 개발하였으며, 고속 부팅 시간은 0.5초 이내로 빠른 부팅이 가능하였다.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.265-274
• /
• 2010

공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제37권3호
• /
• pp.172-183
• /
• 2010

가상 메모리 시스템(VM)에서 페이지 부재로 발생하는 디스크 I/O를 감소시키기 위해 페이지 선반입 기법을 사용한다. 이 기법은 부재 페이지와 함께 추가적인 페이지들을 한 번의 디스크 I/O로 미리 읽는다. 그런데, 4.4BSD와 같은 운영체제의 VM은 응용 프로그램의 페이지 참조 패턴을 고려하지 않고 항상 가능한 많은 페이지들을 선반입하고자 한다. 이 방법은 선반입된 페이지들 중 일부만 사용하는 참조패턴에서 디스크 참조 시간을 증가시키며, 유용한 페이지들을 메모리에서 내보내는 메모리 오염을 야기한다. 이런 문제를 해결하기 위해 본 논문은 적응적 페이지 선반입 제어 기법(APC)을 제안한다. APC는 선반입 페이지들 중에서 메모리에 존재하는 동안 참조된 페이지들의 비율을 프로세스 단위로 주기적으로 측정하고, 이 비율을 사용하여 4.4BSD VM이 선반입하고자 하는 페이지의 개수를 조절한다. 그래서 실행도중 페이지 참조 패턴이 바뀌더라도 적절한 수의 페이지를 선반입할 수 있다. 성능 검증을 위해 APC를 4.4BSD 기반의 FreeBSD 6.2에 구현하였으며, SOR, SMM, FFT 벤치마크를 통해 성능을 측정하였다. 성능 측정 결과 APC는 기존 BSD VM보다 벤치마크의 실행 시간을 최대 57% 단축하였다.