• 한국정보전자통신기술학회논문지
• /
• 제11권4호
• /
• pp.430-435
• /
• 2018

본 논문에서는 부호 길이가 작은 LCPC 부호에 대한 개선된 복호 방식을 제안하였다. LCPC 부호는 터보 부호나 LDPC 부호에 비해 복잡도가 낮고 요구되는 메모리도 적어 IoT 단말 간 통신에 적합하다. IoT 단말은 에너지가 제한되어 있어서 복잡도가 낮아야 하며 종단 간 지연 시간이 짧아야 하는 경우가 많다. 또한, 전송되는 패킷 길이가 작고 IoT 단말의 신호 처리 능력이 작기 때문에 LCPC 부호 시스템이 가능한 한 간단해야 한다. LCPC 부호는 단일 오류는 모두 정정할 수 있고 2개의 오류 중 일부를 정정할 수 있다. 본 논문에서는 변조기 출력단의 소프트 값을 이용하여 2개의 오류를 모두 정정함으로서 복잡도를 증가시키지 않고서도 비트 오율 성능을 개선하였다. 본 논문에서 제안한 복호 방식을 이용하여 시뮬레이션을 한 결과 기존의 복호 방식에 비해 $10^{-4}$의 비트 오율에서 약 1.1[dB]의 부호 이득을 얻을 수 있었다.

• 한국통신학회논문지
• /
• 제38A권10호
• /
• pp.827-832
• /
• 2013

홀로그래픽 데이터 저장장치에서는 인접 심볼간 간섭이 2차원으로 발생하며, 인접 페이지간 간섭 또한 발생한다. 특히 멀티 레벨 홀로그래픽 데이터 저장장치의 경우, 한 픽셀이 나타내는 정보가 0과 1의 이진수가 아닌 그 이상의 정보를 더 저장하고 있기 때문에, 위와 같은 간섭들이 더 크게 발생할 수 있다. 본 논문에서는 4-레벨 홀로그래픽 데이터 저장장치에서의 성능 저하를 보완하기 위하여 2/3 변조 부호를 제안한다. 제안된 2/3 변조 부호는 비터비 검출 방법을 변조 방식에 적용하여 에러 정정 능력을 갖는다. 또한, 본 논문에서는 2/3 변조 부호를 위한 새로운 비터비 디코더를 제안한다. 제안된 비터비 검출기는 복호 시에 필요없는 상태에 대한 계산을 제거하여 복호 성능을 높인다. 제안된 비터비 검출기는 2/3 변조 부호에 대하여 기존의 비터비 검출기보다 더 뛰어난 성능을 보인다.

• 한국통신학회논문지
• /
• 제32권9C호
• /
• pp.801-809
• /
• 2007

LDPC 부호는 4G 이동통신 시스템에 적합한 오류 정정 부호이다. 그러나 알고리듬의 특성상 좋은 BER 성능을 위해서는 반복 복호에 의한 많은 연산량이 요구된다. 본 논문에서는 복호지연과 전력 소모에 대한 복호기의 성능을 증가시키기 위하여 반복 복호 횟수를 줄이는 알고리듬에 대하여 제안한다. 제안된 알고리듬은 현재 LLR 복호값과 이전 LLR 복호값 사이의 변화를 측정하고 변화 방향을 예측하며, 패리티 검사식을 만족시켜 수렴속도를 높이도록 LLR 값의 sign 비트를 반전시킨다. 실험결과, 제안한 방법은 BER 성능의 감소 없이 반복 복호 횟수를 약 33% 정도 줄이는 것이 가능하며 감소된 반복 복호 횟수에 비례하여 소모 전력도 감소시킬 수 있다.

• 한국위성정보통신학회논문지
• /
• 제9권1호
• /
• pp.79-84
• /
• 2014

실감미디어에 대한 시청자의 욕구가 증가하고 초고화질 방송을 위한 기술적 노력의 결과로 UHD(Ultra-High Definition) 방송시장의 개시를 위한 움직임이 가속화되고 있다. 케이블 방송은 2013년 UHD 시범방송에 이어 2014년 4월 UHD 방송 상용화를 계획하고 있다. 지상파 방송도 전송 규격에 대한 다양한 검토를 진행하며 2013년 2차례 실험방송을 실시하는 등 기술적 준비를 진행하고 있는 상황이다. 하지만 아직 주파수 대역과 대역폭 등이 결정되지 않는 등 본격적인 서비스를 위해 해결할 과제가 남아있다. 이러한 배경에서 UHD 방송의 성공적인 개시와 방송시장의 활성화를 위해 본 논문은 차세대 지상파 방송을 위한 효율적인 주파수 운용 방안에 대해 논의한다. 압축 부호기술과 채널 부호기술의 부호율 및 변조방식 등에 대한 고려를 통해 차세대 방송서비스를 위해 요구되는 데이터 전송률을 검토하고, 시스템의 요구 대역폭을 제시한다. 또한 전국을 9개의 권역으로 나누고 SFN(Single Frequency Network)망을 활용하여 4개의 주파수 군을 배분하는 안을 제시하였으며, 현재 사용하고 있는 지상파 디지털 주파수 대역을 재배치하여 지상파 UHD방송을 활성화하는 방안에 대해 제시한다.

• 한국통신학회논문지
• /
• 제36권10A호
• /
• pp.809-815
• /
• 2011

본 논문에서는 고속 RS(Reed-Solomon) 복호기의 KES(Key Equation Solver) 블록 구현에 ME(Modified Euclidean) 알고리즘을 효율적으로 설계할 수 있는 구조를 제안하고 구현하였다. 제안된 구조에서는 각 PE(Processing Element) 블록을 제어하기 위해 새로운 상대변수를 정의하고 다항식으로 표현함으로써, 입출력 신호가 간단해지고, 차수계산회로가 필요 없기 때문에 회로의 복잡도를 줄일 수 있다. 또한, PE 회로가 오류 정정 능력 t와 무관하기 때문에, t가 증가함에 따라 KES 블록의 하드웨어 복잡도가 선형적으로 증가하는 장점을 가진다. 제안된 구조와 기존의 구조를 비교하기 위해, RS(255,239,8) 복호기에 대한 KES 블록을 구현하고, 0.13um CMOS cell library를 이용하여 합성하였다. 실험 결과로부터, 제안된 구조를 이용하여 적은 gate count로 고속 RS 복호기 구현이 가능함을 알 수 있다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제13권2호
• /
• pp.1100-1123
• /
• 2019

A code-based cryptosystem can resist quantum-computing attacks. However, an original system based on the Goppa code has a large key size, which makes it unpractical in embedded devices with limited sources. Many special error-correcting codes have recently been developed to reduce the key size, and yet these systems are easily broken through side channel attacks, particularly differential power analysis (DPA) attacks, when they are applied to hardware devices. To address this problem, a higher-order masking scheme for a McEliece cryptosystem based on the quasi-dyadic moderate density parity check (QD-MDPC) code has been proposed. The proposed scheme has a small key size and is able to resist DPA attacks. In this paper, a novel McEliece cryptosystem based on the QD-MDPC code is demonstrated. The key size of this novel cryptosystem is reduced by 78 times, which meets the requirements of embedded devices. Further, based on the novel cryptosystem, a higher-order masking scheme was developed by constructing an extension Ishai-Sahai-Wagne (ISW) masking scheme. The authenticity and integrity analysis verify that the proposed scheme has higher security than conventional approaches. Finally, a side channel attack experiment was also conducted to verify that the novel masking system is able to defend against high-order DPA attacks on hardware devices. Based on the experimental validation, it can be concluded that the proposed higher-order masking scheme can be applied as an advanced protection solution for devices with limited resources.

• 정보보호학회논문지
• /
• 제14권3호
• /
• pp.41-48
• /
• 2004

유한체의 곱셈과 나눗셈은 오류정정부호와 암호시스템에서 중요한 산술 연산이다. 유한체 GF(2$^{m}$ )의 원소를 표현하기 위해 다양한 기저가 사용되며 차수가 m인 GF(2)상의 원시다항식으로 구성할 수 있다. 정규기저를 사용하면 곱셈이나 곱셈 역원의 연산을 쉽게 수행할 수 있다. 정규기저 표현을 이용하는 Massey-Omura 승산기는 동일한 2진함수를 사용하여 몇 번의 순회치환으로 곱셈 또는 나눗셈이 수행되며 논리함수의 곱셈항 수가 승산기의 복잡도를 결정한다. 유한체의 정규기저는 항상 존재한다. 그러나 주어진 원시다항식에 대해 최적의 정규원소를 구하는 것은 쉽지 않다. 본 논문에서는 정규기저의 생성 방법을 고찰하고, Massey-Omura 승산기를 이용한 곱셈 또는 곱셈 역원의 계산에서 연산의 복잡도를 최소화할 수 있는 정규기저를 각 원시다항식에 대해 구하여, 최적의 정규원소와 곱셈항의 개수를 제시한다.

• 전자공학회논문지CI
• /
• 제43권1호
• /
• pp.1-8
• /
• 2006

본 논문은 의사난수발생기로 사용할 수 있는 산술 시프트 레지스터(ASR, Arithmetic Shift Register)를 제안한다. 산술 시프트 레지스터는 $GF(2^n)$상에서 0이 아닌 초기 값에 0 또는 1이 아닌 임의의 수 D를 곱하는 수열로 정의한다. 그리고 이를 본 논문에서는 ASR-D로 표현한다. $GF(2^n)$상에서 $'D^k=1'$ 되는 t가 $'t=2^n-1'$로 유일하게 되는 비복원다항식이 ASR-D의 특성다항식이며, ASR-D의 주기는 $'2^n-1'$로 최대주기를 가진다 갈로이 선형 궤환 시프트 레지스터는 $ASR-2^{-1}$에 해당한다. 그러므로 제안하는 산술 시프트 레지스터는 갈로이 선형 제환 시프트 레지스터를 일반화한 것이다. $GF(2^n)$상의 ASR-D의 선형복잡도는 $'n{\leq}LC{\leq}\frac{n^2+n}{2}'$으로 종래의 선형 궤환 시프트 레지스터와 비교하여 안정도가 높다. 제안한 산술 시프트 레지스터의 소프트웨어 구현은 종래의 선형 제환 시프트 레지스터에 비하여 효율적이며, 하드웨어 복잡도는 동일하다. 제안한 산술 시프트 레지스터는 종래의 선형 제환 시프트 레지스터와 같이 암호, 오류수정부호, 몬테카를로 적분, 데이터통신 등 여러 분야에서 폭 넓게 사용될 수 있다.