• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.1014-1017
• /
• 2003

In this paper, after the crypto acceleration board of the server-termination type is designed, we implement the Elliptic Curve Digital Signature Algorithm on the board that serves data integrity and user authentication. For implementing ECDSA, we use crypto co-processor, MPC180, to reduce the computation burden of main Processor (MPC860) on the board. By using crypto co-processor, the computation efficiency in case prime field is improved more between 90 and 100 times than the software library and between 20 and 90 times in case binary field. Our result is expect to apply for SSL acceleration board.

• Journal of information and communication convergence engineering
• /
• 제6권2호
• /
• pp.177-181
• /
• 2008

The more improved the Internet and the information technology, the stronger cryptographic system is required which can satisfy the information security on the platform of personal hand-held devices or smart card system. This paper introduces a case study of designing an elliptic curve cryptographic processor of a high performance that can be suitably used in a wireless communicating device or in an embedded system. To design an efficient cryptographic system, we first analyzed the operation hierarchy of the elliptic curve cryptographic system and then implemented the system by adopting a serial cell multiplier and modified Euclid divider. Simulation result shows that the system was correctly designed and it can compute thousands of operations per a second. The operating frequency used in simulation is about 66MHz and gate counts are approximately 229,284.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1071-1074
• /
• 2005

The ECC(Elliptic Curve Cryptogrphics), one of the representative Public Key encryption algorithms, is used in Digital Signature, Encryption, Decryption and Key exchange etc. The key operation of an Elliptic curve cryptosystem is a scalar multiplication, hence the design of a scalar multiplier is the core of this paper. Although an Integer operation is computed in infinite field, the scalar multiplication is computed in finite field through adding points on Elliptic curve. In this paper, we implemented scalar multiplier in Elliptic curve based on the finite field $GF(2^{163})$. And we verified it on the Embedded digital system using Xilinx FPGA connected to an EISC MCU(Agent 2000). If my design is made as a chip, the performance of scalar multiplier applied to Samsung $0.35\;{\mu}m$ Phantom Cell Library is expected to process at the rate of 8kbps and satisfy to make up an encryption processor for the Embedded digital information home system.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.67-74
• /
• 2005

암호화 시스템은 다양한 표준으로 인해 하드웨어 구성에 많은 어려움이 있다. 본 논문에서는 다양한 암호화 규격을 수용할 수 있는 재구성 가능한 타원 곡선 암호화 프로세서 구조를 제안한다. 제안된 프로세서 구조는 32bit 크기의 입출력 포트와 내부 버스를 가지며 유한체 연산 장치(AU), 입력/출력 장치(IOU), 레지스터 파일 그리고 프로그램이 가능한 제어 장치(CU)로 이루어져 있다. 제어 장치의 ROM에 저장되어 있는 마이크로 코드에 의하여 프로세서에서 사용할 키의 길이와 원시 다항식이 결정된다 마이크로 코드는 사용자가 프로세서 내부 ROM에 프로그래밍을 통해 저장할 수 있다. 프로세서 내부의 각 장치는 32 bit 크기의 버스로 연결되어 있어 타원 곡선 암호 규격에 무관하게 동작이 가능하므로 32bit 규격의 입출력 포트만 가지고 있으면 새로운 장치로 교체가 가능한 모듈 구조를 갖고 있다. 따라서 소프트웨어적으로 새로운 마이크로 코드를 프로그래밍하고 하드웨어적으로는 필요한 연산 장치의 교체를 통하여 다양한 타원 곡선 암호 체계에 응용될 수 있다. 본 논문에서는 제안된 프로세서 구조를 이용하여 타원곡선 암호화 프로세서를 구현하였으며 그 결과를 기존의 암호화 프로세서와 비교하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.529-532
• /
• 2004

The ECC(Elliptic Curve Cryptogrphics), one of the representative Public Key encryption algorithms, is used in Digital Signature, Encryption, Decryption and Key exchange etc. The key operation of an Elliptic curve cryptosystem is a scalar multiplication, hence the design of a scalar multiplier is the core of this paper. Although an Integer operation is computed in infinite field, the scalar multiplication is computed in finite field through adding points on Elliptic curve. In this paper, we implemented scalar multiplier in Elliptic curve based on the finite field GF($2^{163}$). And we verified it on the Embedded digital system using Xilinx FPGA connected to an EISC MCU. If my design is made as a chip, the performance of scalar multiplier applied to Samsung $0.35 {\mu}m$ Phantom Cell Library is expected to process at the rate of 8kbps and satisfy to make up an encryption processor for the Embedded digital doorphone.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.656-658
• /
• 2013

새로운 공정 기술의 발달로, 임베디드 시스템을 구성하는 하드웨어와 소프트웨어의 복잡도는 나날이 증가하고 있다. 그 결과로, 현대의 복잡한 반도체 디자인을 전통적인 HDL을 사용한 방식으로 수행한다는 일은 점점 어려워지고 있다. 본 고에서는 SystemVerilog를 기반으로 하는 새로운 시스템 수준의 설계 방식을 적용하여 실제 회로에 구현한다. 기존에 구현한 타원곡선 암호화 엔진을 재사용하여, 시스템 레벨에서 객체 지향 개념을 살려 추상화하고, 이를 이용하여 타원곡선 암호화 서버 팜을 구현한다. 전체 시스템을 하나의 통합 설계 환경에서 성공적으로 구현하여 불필요한 노력과 시간을 50%로 축소하였다. 기존 방법으로 했다면, 하드웨어 설계에 Verilog, 시뮬레이션에 C/SystemC를 사용하여 설계와 검증에 여러 단계의 시간과 노력이 필요했을 것이다.

• 한국정보통신학회논문지
• /
• 제11권4호
• /
• pp.728-736
• /
• 2007

최근 인터넷 및 유무선 통신 인프라가 발전함에 따라, 개인 휴대용 단말기나 스마트 카드 등의 다양한 방면에서 개인 정보보호를 위해 고비도의 암호 시스템이 요구되고 있다. 본 논문에서는 연산력이 떨어지는 무선통신용 단말이나 내장형 시스템에서 고비도의 암호 연산력을 제공할 수 있는 타원곡선형 암호 하드웨어의 설계에 대해 소개한다. 효율적인 암호 연산기를 제작하기 위해 먼저 타원곡선 암호 시스템의 핵심 연산 계층도를 분석 해보고, 직렬 셀 곱셈기와 확장유클리드 알고리즘을 수정하여 유한체 나눗셈기를 적용하여 제작하였다. 제작된 암호 시스템은 시뮬레이션 결과 올바른 동작을 보임을 확인할 수 있었으며, 초당 수천회의 서명이 가능한 수준이었다.

• 정보보호학회논문지
• /
• 제11권6호
• /
• pp.3-14
• /
• 2001

각종 인터넷 보안기술의 기반기술로 작용하는 PKI 기술의 중요성이 강조되고 있는 가운데, PKI의 효율적인 운용을 위해서는 네트워크의 비효율적인 이용, 인증서 폐지 이유 발생 시점과 실제 인증서 폐지 시점의 시간차 발생 등의 문제를 갖고 있는 CRL을 이용하는 기존의 인증서 폐지 메커니즘의 개선이 필요하다. 본 논문에서는 타원곡선 암호체계에서 mECC 기술과 Weil pairing을 이용하여 새로운 방식의 인증서 폐지 메커니즘을 제안한다. 제안하는 인증서 폐지메커니즘은 PKI 시스템 운용에 있어서 전반적으로 성능 향상을 가져올 수 있을 것으로 기대되며, 특히 무선 PKI와 같이 빠를 속도라 효율적인 리소스 활용을 요구하는 환경에 적합하다.

• 한국항공우주학회지
• /
• 제46권7호
• /
• pp.602-609
• /
• 2018

본 논문은 LTE 통신망 환경에서 군집 UAV의 비디오 영상 데이터를 고속으로 암호화하기 위한 하이브리드 암호시스템을 제안한다. 이 암호시스템은 ECC 공개키 알고리즘과 LEA 대칭키 알고리즘으로 구성된다. ECC는 RSA보다 빠르면서 동일한 보안성을 가지며, LEA는 동일한 키로 AES보다 빠른 국내 표준 알고리즘이다. 본 논문은 OpenSSL과 OpenCV를 활용하여 Socket 프로그램으로 8개의 군집 UAV 환경에서 하이브리드 암호시스템을 구성하여 구현하였다. 실험을 통하여 본 하이브리드 암호시스템이 실시간 환경에서 효율적으로 적용이 가능함을 보인다.

• 한국정보통신학회논문지
• /
• 제24권11호
• /
• pp.1470-1476
• /
• 2020

모바일 장치와 IoT의 보안 프로토콜 구현에 적합한 경량 보안 SoC 설계에 대해 기술한다. Cortex-M0을 CPU로 사용하는 보안 SoC에는 타원곡선 암호 (elliptic curve cryptography) 코어, SHA3 해시 코어, ARIA-AES 블록 암호 코어 및 무작위 난수 생성기 (TRNG) 코어 등의 하드웨어 크립토 엔진들이 내장되어 있다. 핵심 연산장치인 ECC 코어는 SEC2에 정의된 20개의 소수체와 이진체 타원곡선을 지원하며, 부분곱 생성 및 가산 연산과 모듈러 축약 연산이 서브 파이프라인 방식으로 동작하는 워드 기반 몽고메리 곱셈기를 기반으로 설계되었다. 보안 SoC를 Cyclone-5 FPGA 디바이스에 구현하고 타원곡선 디지털 서명 프로토콜의 H/W-S/W 통합 검증을 하였다. 65-nm CMOS 셀 라이브러리로 합성된 보안 SoC는 193,312 등가 게이트와 84 kbyte의 메모리로 구현되었다.