System Level Design of a Reconfigurable Server Farm of 193-bit Elliptic Curve Crypto Engines

재구성 가능한 193비트 타원곡선 암호연산 서버 팜의 시스템 레벨 설계

Due to increasing demand of new technology, the complexity of hardware and software consisting embedded systems is rapidly growing. Consequently, it is getting hard to design complex devices only with traditional methodology. In this contribution, I introduce a new approach of designing complex hardware with SystemVerilog. I adopted the idea of object oriented implementation of the SystemVerilog to the design of an elliptic curve crypto-engine server farm. I successfully implemented the whole system including the test bench in one integrated environment, otherwise in the traditional way it would have cost Verilog simulation and C/SystemC verification which means much more time and effort.

새로운 공정 기술의 발달로, 임베디드 시스템을 구성하는 하드웨어와 소프트웨어의 복잡도는 나날이 증가하고 있다. 그 결과로, 현대의 복잡한 반도체 디자인을 전통적인 HDL을 사용한 방식으로 수행한다는 일은 점점 어려워지고 있다. 본 고에서는 SystemVerilog를 기반으로 하는 새로운 시스템 수준의 설계 방식을 적용하여 실제 회로에 구현한다. 기존에 구현한 타원곡선 암호화 엔진을 재사용하여, 시스템 레벨에서 객체 지향 개념을 살려 추상화하고, 이를 이용하여 타원곡선 암호화 서버 팜을 구현한다. 전체 시스템을 하나의 통합 설계 환경에서 성공적으로 구현하여 불필요한 노력과 시간을 50%로 축소하였다. 기존 방법으로 했다면, 하드웨어 설계에 Verilog, 시뮬레이션에 C/SystemC를 사용하여 설계와 검증에 여러 단계의 시간과 노력이 필요했을 것이다.