• 한국전기전자재료학회논문지
• /
• 제13권4호
• /
• pp.273-279
• /
• 2000

Electrical repair method which has replaced laser repair method can replace defective cell by redundancy’s in the redundancy scheme of conventional high density memory. This electrical repair circuit consists of the antifuse program/read/latch circuits, a clock generator a negative voltage generator a power-up pulse circuit a special address mux and etc. The measured program voltage of made antifuses was 7.2~7.5V and the resistance of programmed antifuses was below 500 Ω. The period of clock generator was about 30 ns. The output voltage of a negative voltage generator was about 4.3 V and the current capacity was maximum 825 $mutextrm{A}$. An antifuse was programmed using by the electric potential difference between supply-voltage (3.3 V) and output voltage generator. The output pulse width of a power-up pulse circuit was 30 ns ~ 1$mutextrm{s}$ with the variation of power-up time. The programmed antifuse resistance required below 44 ㏀ from the simulation of antifuse program/read/latch circuit. Therefore the electrical repair circuit behaved safely and the yield of high densitymemory will be increased by using the circuit.

• 실천공학교육논문지
• /
• 제8권2호
• /
• pp.91-94
• /
• 2016

요즈음 자동차 전기장치의 입출력 요소별 설계와 작동원리, 제어로직 등의 정성 및 정량적인 내용을 체계적으로 이해하면서 종합 진단기와 데이터 통신이 가능하고 동작 상태에서 시스템의 회로를 학습할 수 있는 시뮬레이터가 활발하게 연구되고 있다. 이에 본 연구의 목적은 회로수리 능력을 정의하고, 회로수리 준비 능력, 탈부착 능력, 회로분석능력, 점검 및 측정능력, 수리(문제해결)능력, 정리능력의 함양을 통해 전기장치 정비에 대한 이해를 높이고 회로수리능력의 향상을 검증하는 데 있다. 본 논문에서는 자동차 등화장치 시뮬레이터 장치를 연구 개발하여 자동차 전기장치의 점검과 자동차 회로의 수리 및 점검, 전기계측 내용의 이해에 도움을 주고자 했다. 자동차 전기 장치는 눈에 보이지 않는 부분에 대한 이해가 필요하고, 기본점검 및 측정, 수리를 위해서 다양한 기호와 복잡한 회로에 대한 이해가 필수적으로 요구된다. 이러한 필수적인 부분에 대해 어려움을 느끼는 학생들에게 전기장치에 대한 흥미를 높이고, 자동차 전기실습에 필요한 기본적인 지식의 함양과 다양한 전기장치 고장진단에 필요한 기초능력을 습득할 수 있도록 하였다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1877-1886
• /
• 2010

본 논문에서는 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로를 설계하였다. 공급전원이 낮아지더라도 외부 프로그램 전원을 사용하여 높은 프로그램 파워를 eFuse (electrical fuse)에 공급하면서 셀의 읽기 전류를 줄일 수 있는 듀얼 포트 eFuse 셀을 제안하였다. 그리고 제안된 듀얼 포트 eFuse 셀은 파워-온 읽기 기능으로 eFuse의 프로그램 정보가 D-래치에 자동적으로 저장되도록 설계하였다. 또한 메모리 리페어 주소와 메모리 액세스 주소를 비교하는 주소 비교 회로는 dynamic pseudo NMOS 로직으로 구현하여 기존의 CMOS 로직을 이용한 경우 보다 레이아웃 면적을 19% 정도 줄였다. 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로는 동부하이텍 $0.11{\mu}m$ Mixed Signal 공정을 이용하여 설계되었으며, 레이아웃 면적은 $249.02{\times}225.04{\mu}m^{2}$이다.

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.85-92
• /
• 2007

메모리 설계 기술과 제조 공정의 발전에 따라, 고집적 메모리의 생산이 본격화 되었다. 이러한 메모리의 고집적화는 복잡하고 정밀한 설계와 제조 공정을 필요로 하기 때문에, 메모리 내에 더 많은 고장을 존재할 가능성을 낳았다. 이에 따라 메모리에서 발생하는 여러 고장을 분석하고 메모리를 수리하여 공정상의 문제를 수정하기 위해, BISR(Built-In Self-Repair) 회로의 중요성이 부각되고 있다. 본 논문에서는 주어진 예비 메모리를 효율적으로 사용하여 고장이 발생한 메모리를 효과적으로 수리할 수 있는 메모리 내장형 자체 수리 회로의 구조와 그 방법론에 대해서 소개하고자 한다. 제안하는 자체 수리 회로는 sign bit이라는 추가적인 저장 장치를 이용하여 메모리 수리를 수행한다. 이는 기존에 비해 좀 더 향상된 성능을 가지고 있다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2000년도 춘계학술대회 논문집
• /
• pp.188-194
• /
• 2000

This study is about fault detection and fault area detection of LV circuit in Cab Cubicle system which have control of train to keep safety in High Speed Train. LV circuit is operated with diagnosis system like safety system. In this paper, we suggest a design and an implementation method to detect fault or to detect fault area automatically about LV circuit. The implemented system is tested successfully after implementation of some function. We expect reduction to diagnosis area or repair time by fault area module

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.48-55
• /
• 2010

반도체 설계기술의 발달로 구현 회로가 복잡해지고, 동작속도가 크게 증가함에 따라, 반도체 이후 (post-silicon) 설계 단계에서 repair를 위한 기간 및 비용이 크게 증가하고 있다. 본 논문에서는 예비 셀을 이용한 repair 방법을 통해 설계 오류로 인한 repair시 혹은 설계 변경 시에 전체 재설계를 최소화하는 방법을 제안하였다. 또한 예비 셀을 이용한 설계 변경 과정에서 repair layer에 설계 변경을 국한하여 mask 비용과 time-to-market을 줄이는 방법을 개발하였다. 또한 회로 분할을 통해 repair 과정에서 사용하는 예비회로의 비용을 줄일 수 있도록 한다.

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.54-60
• /
• 2007

본 논문에서는 내장메모리의 고장을 효율적으로 치유하기 위해 2차원의 여분 메모리를 이용한 내장메모리의 자가치유회로를 제안한다. 내장메모리에 같은 행(열)에 다수의 고장이 발생할 경우에 기존의 1차원의 여분 열(행) 메모리를 이용할 경우에는 고장 수만큼의 여분 메모리 열(행)이 필요하나. 2차원의 메모리를 사용하는 본 방법에서는 하나의 여분 메모리 행(열)으로 치유가 가능하다. 또한, 가상분할 메모리방식을 이용함으로써 여분 메모리 열 전체가 아니라 부분 열을 이용하여 치유가 가능하다. 본 구조를 이용하여, $64\times1$ bit의 코어메모리와 $2\times8$의 2차원 여분 메모리로 구성된 자가치유회로를 설계한다. 그리고, 고장검출을 위해서 13N March 알고리즘을 가진 자가테스트회로를 내장한다. 매그너칩 $0.25{\mu}m$ CMOS공정을 이용하여 Full-Custom으로 설계한 결과, 10,658개의 Tr.수에 코어면적은 $1.1\times0.7mm^2$이 소요되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권4호
• /
• pp.216-231
• /
• 2001

Several methods for improving device yields and characteristics have been studied by IC manufacturers, as the options for programming components become diversified through the introduction of novel processes. Especially, the sequential repair steps on wafer level and package level are essentially required in DRAMs to improve the yield. Several repair methods for DRAMs are reviewed in this paper. They include the optical methods (laser-fuse, laser-antifuse) and the electrical methods (electrical-fuse, ONO-antifuse). Theses methods can also be categorized into the wafer-level(on wafer) and the package-level(post-package) repair methods. Although the wafer-level laser-fuse repair method is the most widely used up to now, the package-level antifuse repair method is becoming an essential auxiliary technique for its advantage in terms of cost and design efficiency. The advantages of the package-level antifuse method are discussed in this paper with the measured data of manufactured devices. With devices based on several processes, it was verified that the antifuse repair method can improve the net yield by more than 2%~3%. Finally, as an illustration of the usefulness of the package-level antifuse repair method, the repair method was applied to the replica delay circuit of DLL to get the decrease of clock skew from 55ps to 9ps.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.2000-2003
• /
• 2002

In this paper, an IC chip of a cell- network type circuit constructed with 1-dimensional chaos circuits is reported. The circuit, is designed by sing switched-current (Sl) techniques. In the proposed circuit, by controlling connections of cells, an S- dimensional circuit (S ＝ 1, 2, 3,…) and a synchronization system can be constructed easily. Furthermore, in spite of faults of a few cells, the circuit can reconstruct above-mentioned systems only to change connections of cells. This feature will open up new vista for engineering applications which are used in a distance place such as space, deep sea, etc. since it is difficult to repair faults of these application systems. To investigate the characteristics of the circuit, SPICE simulations are performed. The VLSI chip is fabricated from the layout design using a CAD tool, MAGIC. The proposed circuit is integrable by a standard 1.2 $\mu\textrm{m}$ CMOS technology.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2005년도 춘계학술대회 논문집
• /
• pp.657-662
• /
• 2005

In this study, the deposition of micrometer-scale metallic interconnects on LCD glass for the repair of open-circuit type defects is investigated. Although there had been a few studies Since 1980 s for the deposition of metallic interconnects by laser-induced chemical vapor deposition, those studies mostly used continuous wave lasers. In this work, a third harmonic Nd:YLF laser (351nm) of high repetition rates, up to 10 KHz, was used as the illumination source and $W(CO)_6$ was selected as the precursor. General characteristics of the metal deposit (tungsten) such as height, width, morphology as well as electrical properties were examined for various process conditions. Height of the deposited tungsten lines ranged from 35 to 500 nm depending on laser power and scan speed while the width was controlled between $3\~50{\mu}$ using a slit placed in the beam path. The resistivity of the deposited tungsten lines was measured to be below 1 $O\cdot{\mu}m$, which is an acceptable value according to the manufacturing standard. The tungsten lines produced at high scan speed had good surface morphology with little particles around the patterns. Experimental results demonstrated that it is likely that the deposit forms through a hybrid process, namely through the combination of photolytic and pyrolytic mechanisms.