• 융합신호처리학회논문지
• /
• 제14권4호
• /
• pp.255-260
• /
• 2013

본 논문에서는 대전상관기의 상관결과 정밀도 향상을 위해 FFT 모듈의 유효비트 확장에 관해 고찰한다. FPGA를 기반으로 하는 대전상관기는 데이터처리의 고속화를 위해 FFT 연산을 고정소수점으로 구현하였다. 그러나 상관결과에서 연산비트의 부족으로 인해 대역폭의 낮은 주파수 영역에서 위상의 0도 집중현상이 발생하고 있다. 이 현상은 관측천체를 분석할 때 위상 집중현상을 제외시키기 때문에 데이터 손실과 같은 효과를 주어 상관결과의 정밀도에 영향을 주고 있다. 따라서 상관결과의 정밀도 향상을 위해 FPGA의 주어진 리소스 범위 내에서 기존 FFT 모듈의 16비트 연산보다 비트수를 확장할 수 있는지에 대한 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통하여 사용한 FPGA 리소스 범위 내에서 FFT 모듈의 유효비트 수는 확장할 수 있으며, FFT 모듈의 20-bit 연산비트가 실험결과의 비교를 통하여 상관결과의 정밀도를 향상시키는데 유효한 것으로 확인되었다.

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.322-332
• /
• 2011

본 논문에서는 한일공동VLBI상관기(Korea-Japan Joint VLBI Correlator, KJJVC)의 핵심 구성시스템인 VLBI상관서브 시스템(VLBI Correlation Subsystem, VCS) 본제품의 1차 성능시험에 대해 기술한다. VCS 본제품의 1차 성능시험의 주요 목적은 현장에 설치하기 전에 제작사에서 다양한 시험항목을 대상으로 시험을 수행하여 문제점을 확인 후 전체 시스템의 완성도를 높이는 것이다. 이번 성능시험에서는 VCS 시작품에서 발견된 FFT 재양자화의 유효비트 부족으로 인한 오버폴로어 문제점을 포함한 기능적인 시험을 수행하였다. 이번 VCS 본제품의 공장시험을 통하여 2008년 VCS 시작품의 성능시험에서 발견한 FFT 의 재양자화 문제점이 완전히 해결되었으며 VCS 본제품에 지연추적, 지연보상, 주파수 묶음 등의 중요 기능도 추가되었다. 그리고 실제 관측 데이터(광대역/협대역)를 이용한 상관처리 시험에서도 예측되는 상관결과가 출력되는 것을 확인하였다.