• Educational Technology International
• /
• 제10권2호
• /
• pp.145-166
• /
• 2009

The purpose of this study was to investigate why advance organizers (AO) are effective in promoting comprehension and mental model formation in terms of cognitive load. Two experimental groups: a concept-map AO group and a key-word AO group and one control group were used. This study considered cognitive load in view of Baddeley's working memory model: central executive (CE), phonological loop (PL), and visuo-spatial sketch pad (VSSP). The present experiment directly examined cognitive load using dual task methodology. The results were as follows: central executive (CE) suppression task achievement for the concept map AO group was higher than the key word AO group and control group. Comprehension and mental model construction for the concept map AO group were higher than the other groups. These results indicated that the superiority of concept map AO owing to CE load decrement occurred with comprehension and mental model construction in learning. Thus, the available resources produced by CE load reduction may have been invested for comprehension and mental model construction of learning contents.

• 대한전자공학회논문지TC
• /
• 제40권11호
• /
• pp.93-98
• /
• 2003

본 논문은 도파관 급전 방법의 인쇄형 사각 루-프 구조를 이용하여 PCS대역 과 IMT2000 주파수 대역의 안테나를 설계 및 제작하였다. 제안된 안테나는 전방향 방사패턴의 특성을 가지며 단일 평판으로 구현할 수 있어 급전방법이 용이하고, 크기가 작으며, 제작이 편리하고 넓은 대역폭을 갖는 안테나이다 안테나의 이득은 2.67〔㏈i〕이며 대역폭은 YSWR(equation omitted)1.5를 기준하여 계산과 측정결과 각각 100㎒(1.68∼2.68〔㎓〕)와 144㎒(1.46∼2.6〔㎓〕)의 대역을 얻었다. 이는 PCS대역(1.75∼l.87〔㎓〕) 과 IMT2000대역 (1.92∼2.17〔㎓〕)을 충족시킬 수 있다.

• 한국전자파학회논문지
• /
• 제25권9호
• /
• pp.903-911
• /
• 2014

본 논문에서는 광대역 수신기에서 고속으로 동작하며, 위상 잡음의 크기와 형태를 개선한 이중 PLL 구조 주파수 합성기를 제안한다. 위상 잡음 및 불요신호의 개선을 위해 두 번째 PLL의 기준 주파수로 사용되는 첫 번째 PLL의 출력주파수를 변경하였다. 6.5~8.5 GHz에서 동작하며, 디지털 NCO(Numerically Controlled Oscillator)와 연계하여 주파수 해상도 1 Hz를 만족하는 주파수 합성기를 설계하였고, 제작된 주파수 합성기는 동조속도 60 us 이내로 동작하며, 출력 전력은 약 -3 dBm 이상, 위상 잡음은 10 kHz offset에서 -95 dBc/Hz 이하를 만족한다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2000년도 춘계학술대회논문집
• /
• pp.1596-1600
• /
• 2000

We propose a novel adaptive feed forward controller (AFC) design method for rejecting the effect of micro actuator resonance in the design of dual-stage actuator servo systems for disk drives. Microactuator's resonance is one of important issues in dual-stage actuator servo, which varies up to ${\pm}10%$ per product and even during operation. We derive an adaptive algorithm for the proposed AFC design, which turns out to be identical to the delayed-x LMS algorithm which is a special form of the filtered-x LMS algorithm. In the algorithm, coefficients of the AFC are adapted by the residuals of constrained structure defined in such a way that the coefficients become time invariant. Contrary to the conventional AFC, it considers the phase delay of closed-loop transfer function at resonance frequency for system stability. We also apply an adaptive algorithm with frequency tracking capability. The frequency tracking algorithm is induced by the orthogonality of AFC coefficients. Computer simulations are carried out to demonstrate effect of the proposed AFCs.

• Journal of Power Electronics
• /
• 제15권4호
• /
• pp.910-919
• /
• 2015

The use of a PV grid-connected inverter with non-isolated topology and without a transformer is good for improving conversion efficiency; however, this inverter has become increasingly complicated for eliminating leakage current. To simplify the complicated architecture of traditional three-level dual buck inverters, a new dual Buck three-level PV grid-connected inverter topology is proposed. In the proposed topology, the voltage on the grounding stray capacitor is clamped by large input capacitors and is equal to half of the bus voltage; thus, leakage current can be eliminated. Unlike in the traditional topology, the current in the proposed topology passes through few elements and does not flow through the body diodes of MOSFET switches, resulting in increased efficiency. Additionally, a multi-loop control method that includes voltage-balancing control is proposed and analyzed. Both simulation and experimental results are demonstrated to verify the proposed structure and control method.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.77-86
• /
• 2016

본 논문에서는 full / half-rate의 이중 모드로 동작하는 기준 클록을 사용하지 않는 클록 데이터 복원 회로와 그 동작 알고리즘에 관하여 기술한다. 클록 데이터 복원 회로는 주파수 검출기, 위상 검출기, 차지 펌프 및 루프 필터, 그리고 전압 제어 발진기와 알고리즘 구현을 위한 디지털 블록으로 구성되어 있다. 주파수 검출기와 위상 검출기는 클록 데이터 복원 회로의 이중 모드 기능을 위하여 full / half-rate에서 동작하며 주파수 검출기는 이에 더해 일반 주파수 검출기의 불감대 영역에서도 데이터 전송률과 클록 주파수 차이를 판별할 수 있다. 제안한 이중 모드 클록 데이터 복원 회로를 시뮬레이션을 통해 검증한 결과 클록 데이터 복원에 전체 1.2-1.3 us의 동기화 시간이 소요되었으며, 0.5-UI 지터를 인가하였을 때 full-rate (2.7 Gb/s)와 half-rate (5.4 Gb/s) 모드에서 모두 안정적으로 클록 데이터를 복원한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 추계학술대회 논문집
• /
• pp.87-88
• /
• 2014

The paper presents a novel phase locked loop(PLL) control method for robust three-phase thyristor dual converters under sag, notch, and phase loss conditions. This method is applied to three line to line voltages of grid to derive three phase angle errors from three separated single-phase PLLs. They can substitute for abnormal phase to guarantee the synchronization in the various grid fault conditions. The performance of novel PLL with moving average method is verified through simulations.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.433-448
• /
• 2012

A source-synchronous receiver based on a delay-locked loop is presented. It employs a shared global calibration control between channels, yet achieves channel expandability for high aggregate I/O bandwidth. The global calibration control accomplishes skew calibration, equalizer adaptation, and phase lock of all the channels in a calibration period, resulting in the reduced hardware overhead and area of each data lane. In addition, the weight-adjusted dual-interpolating delay cell, which is used in the multiphase DLL, guarantees sufficient phase linearity without using dummy delay cells, while offering a high-frequency operation. The proposed receiver is designed in the 90-nm CMOS technology, and achieves error-free eye openings of more than 0.5 UI across 9-28 inch Nelco4000-6 microstrips at 4-7 Gb/s and more than 0.42 UI at data rates of up to 9 Gb/s. The data lane occupies only $0.152mm^2$ and consumes 69.8 mW, while the rest of the receiver occupies $0.297mm^2$ and consumes 56.0 mW at the 7- Gb/s data-rate and supply voltage of 1.35 V.

• 전력전자학회논문지
• /
• 제15권2호
• /
• pp.134-141
• /
• 2010

소형 PEM (Proton Exchange Membrane) 연료전지 시스템은 가습이 필요치 않아 상용화의 가능성이 크지만 그 제어 방법은 뚜렷하게 정립되어 있지 않다. 따라서 본 논문에서는 소형 PEM 연료전지 시스템의 제어를 위해 이중 루프 구조의 제어방식을 정립하고 DSP (Digital Signal Processor)를 이용하여 구현한다. 일반적으로 연료전지 시스템에서 제어의 핵심 요소는 크게 공기와 수소의 공급, 스택 내부의 수분 관리, 스택의 온도 관리로 나뉜다. 별도의 가습이 없이 공랭식으로 구동되는 소형 PEM 연료전지 스택의 제어에 있어서 팬은 스택의 공기 공급과 열관리 및 수분관리를 위한 핵심적인 역할을 하며, 퍼지밸브는 스택 내부의 잉여수분을 배출한다. 제안된 방식은 이중 제어루프를 이용한 팬의 제어를 통해 팬의 과도응답을 빠르게 하여 공기의 공급 속도를 개선시키며, 연료전지 스택의 전압변화를 피드백 하여 보상해줌으로써 연료전지가 부하변동에 대해 신속한 응답 특성을 갖도록 하였다. 제안된 방법의 유용함은 60W급 소형 PEM 연료전지 시스템의 실험과 이를 이용한 노트북 컴퓨터의 구동을 통해 검증된다.

• 한국전자파학회논문지
• /
• 제26권5호
• /
• pp.463-470
• /
• 2015

본 논문은 SIR 구조의 피드라인과 공진기를 이용한 새로운 구조의 마이크로스트립 이중대역 대역통과여파기(BPF)를 제안한다. SIR 구조의 피드라인을 이용하여 이중대역 BPF의 두 통과대역 각각에서 입력과 출력 피드라인의 자기장 최대 지점을 서로 일치시켜 공진기와 피드라인 사이의 결합을 최대화하여 여파기 손실을 감소시켰다. 또한, 이중대역 BPF의 제1통과대역 공진기에도 SIR 구조를 적용하여 1) 두 통과대역 사이의 저지대역 특성을 개선시키고, 2) 제2통과대역 공진기와의 결합을 최소화시켜 공진기 간격을 감소시켜 소형화에 기여하였다. 이렇게 하여 이중대역 BPF 통과대역의 중심주파수와 대역폭을 독립적으로 변경시키는 것은 물론, 필터링 성능을 개선하였다. WLAN 규격을 만족하는 이중대역 BPF를 제작하고, 측정 결과와 비교하여 제안한 여파기 설계 방법이 유용하다는 것을 입증하였다.