• 한국산학기술학회논문지
• /
• 제19권11호
• /
• pp.31-37
• /
• 2018

본 논문에서는 효과적이고 저 복잡도를 갖는 단일 영상 기반의 안개 제거를 위하여 dual dark channel prior (DCP)와 적응적인 밝기 보정 기법을 이용하는 알고리즘을 제안한다. 작은 크기의 패치에 의한 dark channel은 영상의 에지 정보를 잘 보존하지만 국부적인 잡음 및 밝기 변화에 민감한 반면, 큰 크기의 패치에 의한 dark channel은 정확한 안개 값을 추정하는데 유리하지만 블록 현상과 이로 인한 후광 효과는 안개 제거 성능을 떨어뜨린다. 이러한 문제를 해결하기 위하여 기존의 방법에서는 계산량 및 메모리 요구량이 큰 matting 기법을 활용한 반면, 제안하는 방법은 크기가 다른 패치로부터 구한 dark channel을 합성하여 dual DCP를 구성하고, 이를 이용하여 안개를 제거함으로써 적은 계산량 및 메모리 요구량을 달성한다. 또한 안개 성분을 제거한 영상에 적응적 밝기 보정 기법을 적용하여 영상에 포함된 객체가 선명하게 보존될 수 있도록 한다. 안개 성분이 포함된 다양한 영상에 대해 수행한 실험 결과 제안하는 안개 제거 기법이 기존의 방법에 비해 안개 제거 성능이 우수하면서 계산량과 메모리 요구량이 감소함을 알 수 있다.

• The Journal of Korean Physical Therapy
• /
• 제29권6호
• /
• pp.303-306
• /
• 2017

Purpose: Gait variability is defined as the intrinsic fluctuations which occur during continuous gait cycles. Increased gait variability is closely associated with increased fall risk in older adults. This study investigated the influence of attention-demanding tasks on gait variability in elderly healthy adults. Methods: We recruited 15 healthy elderly adults in this study. All participants performed two cognitive tasks: a subtraction dual-task (SDT) and working memory dual-task (WMDT) during gait plus one normal gait. Using the $LEGSys^+$ system, we measured the coefficient of variation (CV %=$100{\times}$[standard deviation/mean]) for participants' stride time, stride length, and stride velocity. Results: SDT gait showed significant increment of stride time variability compared with usual gait (p<0.05), however, stride length and velocity variability did not difference between SDT gait and usual gait (p>0.05). WMDT gait showed significant increment of stride time and velocity variability compared with usual gait (p<0.05). In addition, stride time variability during WMDT gait also significantly increased compared with SDT gait (p<0.05). Conclusion: We reported that SDT and WMDT gait can induce the increment of the gait variability in elderly adults. We assume that attention demanding task based on working memory has the most influence on the interference between cognitive and gait function. Understanding the changes during dual task gait in older ages would be helpful for physical intervention strategies and improved risk assessment.

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.72-79
• /
• 2003

회로의 설계기술, 공정기술의 발달로 회로의 복잡도가 증가하고 있으며 대용량 메모리의 수요도 급격하게 증가하고 있다. 이렇듯 메모리의 용량이 커질수록 테스트는 더더욱 어려워지고, 테스트에 소요되는 비용도 점차 증가하여 테스트가 칩 전체에서 차지하는 비중이 커지고 있다. 따라서 짧은 시간에 수율을 향상시킬 수 있는 효율적인 테스트 알고리즘에 대한 연구자 중요하게 여겨지고 있다. 본 논문에서는 단일 포트 메모리의 고장을 검출하는데 가장 보편적으르 사용되는 March C-알고리듬을 바탕으로 하여 이를 보완하고, 추가되는 테스트 길이 없이 단일 포트 메모리뿐만 아니라 이종 포트 메모리에서 발생할 수 있는 모든 종류의 고장이 고려되어 이종 포트 메모리에서도 적용 가능한 효과적인 테스트 알고리듬을 제안한다.

• 전자공학회논문지CI
• /
• 제43권4호
• /
• pp.23-30
• /
• 2006

본 논문은 $LiNbO_3$ 광스위칭 소자를 이용한 광컴퓨터 시스템인 SPOC(Stored Program Optical Computer)의 제어 동작의 문제점을 개선한 회로를 설계하고 검증한다. SPOC의 메모리는 DLM(Delay Line Memory) 구조이고, 오퍼런드가 필요 없는 명령어도 메모리 접근 과정을 수행하기 때문에 메모리 접근에 많은 시간이 소요되는 문제점이 있다. 또한 원하는 연산만을 선택하여 수행할 수 없기 때문에 산술논리장치에서 불필요한 연산이 많이 수행된다. 따라서 본 논문에서는 오퍼런드를 찾기 전에 미리 명령어를 해독함으로써 오퍼런드가 필요 없는 명령어의 메모리 접근을 제거하도록 회로를 개선한다. 또한 산술논리장치내의 모든 연산회로에 오퍼런드를 보내지 않고 특정 연산회로에만 오퍼런드를 보냄으로써 불필요한 연산을 줄인다. 그리고 DIR(Dual Instruction Register) 구조를 제시하여 전체 프로그램의 실행시간을 최소화한다.

• 반도체디스플레이기술학회지
• /
• 제14권2호
• /
• pp.41-45
• /
• 2015

From 20nm technology node, the finFET has become standard device for ULSI's. However, the finFET process made stacking gate non-volatile memory obsolete. Some reported capacitor-less DRAM structure by utilizing the FBE. We present possible non-volatile memory device structure similar to the dual gate MOSFET. One of the gates is left floating. Since body of the finFET is only 40nm thick, control gate bias can make electron tunneling through the floating gate oxide which sits across the body. For programming, gate is biased to accumulation mode with few volts. Simulation results show that the programming electron current flows at the interface between floating gate oxide and the body. It also shows that the magnitude of the programming current can be easily controlled by the drain voltage. Injected electrons at the floating gate act similar to the body bias which changes the threshold voltage of the device.

• Journal of Information Display
• /
• 제10권4호
• /
• pp.184-187
• /
• 2009

A liquid crystal device with switchable dynamic and memory modes was investigated and developed. The proposed device reveals the splay, $\pi$-twist, and bend states via selective switching among them. In the dynamic mode, the device is operated in the bend state, which exhibits a wide viewing-angle and a fast-response-time due to its self-compensated bend structure and flow-accelerated fast response time, respectively. In the memory mode, the permanent memory characteristics in the splay and $\pi$-twist sates are obtained, respectively. The switching mechanisms of the tristate device are also proposed.

• 대한임베디드공학회논문지
• /
• 제6권6호
• /
• pp.383-391
• /
• 2011

As we know the effects of cache memory research, instruction and data caches can be separated for higher performance with Harvard CPUs. In this paper, we shows the efficiency of buffer system in the instruction and data flash storage medium. And we analyzed characteristics of the data and instruction flash and evaluated the performance. Finally, we propose the best buffer structure with an optimal block size and buffer size for the instruction and data flash.

• BMB Reports
• /
• 제51권8호
• /
• pp.369-370
• /
• 2018

In previous studies, memory storage was localized to engram cells distributed across the brain. While these studies have provided an individual cellular profile of engram cells, their synaptic connectivity, or whether they follow Hebbian mechanisms, remains uncertain. Therefore, our recent study investigated whether synapses between engram cells exhibit selectively enhanced structural and functional properties following memory formation. This was accomplished using a newly developed technique called "dual-eGRASP". We found that the number and size of spines on CA1 engram cells that receive inputs from CA3 engram cells were larger than at other synapses. We further observed that this enhanced connectivity correlated with induced memory strength. CA3 engram synapses exhibited increased release probability, while CA1 engram synapses produced enhanced postsynaptic responses. CA3 engram to CA1 engram projections showed strong occlusion of long-term potentiation. We demonstrated that the synaptic connectivity of CA3 to CA1 engram cells was strengthened following memory formation. Our results suggest that Hebbian plasticity occurs during memory formation among engram cells at the synapse level.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.27-31
• /
• 2008

We have studied nonvolatile memory properties of MOSFETs with double-stacked Si nanoclusters in the oxide-gate stacks. We formed Si nanoclusters of a uniform size distribution on a 5 nm-thick tunneling oxide layer, followed by a 10 nm-thick intermediate oxide and a second layer of Si nanoclusters by using LPCVD system. We then investigated the memory characteristics of the MOSFET and observed that the charge retention time of a double-stacked Si nanocluster MOSFET was longer than that of a single-layer device. We also found that the double-stacked Si nanocluster MOSFET is suitable for use as a dual-bit memory.

• 방송공학회논문지
• /
• 제23권5호
• /
• pp.606-613
• /
• 2018

본 연구는 대규모 영상처리를 위한 메모리 확장을 위한 외장 메모리 확장장치 구현에 관련된 내용으로, 이는 영상처리를 위한 그래픽 워크스테이션에 장착되는 PCI(Peripheral Component Interconnect) Express Gen3 x8 인터페이스를 가지는 외장 메모리 어댑터 카드와 외장 DDR(Dual Data Rate) 메모리로 구성된 외장 메모리 보드로 구성되며, 메모리 어댑터 카드와 외장 메모리 보드간의 연결은 광 인터페이스를 통하여 이루어진다. 외장 메모리 억세스를 위해서는 Programmable I/O 방식과 DMA(Direct Memory Access) 방식을 모두 사용할 수 있도록 하여 영상 데이터의 효율적 송수신이 이루어지도록 하였다. 본 연구 결과의 구현은 Altera Stratix V FPGA(Field Programmable Gate Array)와 40G 광 트랜시버가 장착된 보드를 사용하였으며, 1.6GB/s의 대역폭 성능을 보여주고 있다. 이는 4K UHD(Ultra High Definition) 영상 한 채널을 담당할 수 있는 규모이다. 향후 본 연구를 계속 진행하여 3GB/s 이상 대역폭을 보이는 연구결과를 보일 예정이다.