• 제목/요약/키워드: drain resistance

검색결과 239건 처리시간 0.022초

Deep Submicron MOSFET 기판회로 파라미터의 바이어스 및 게이트 길이 종속 데이터 추출 (Bias and Gate-Length Dependent Data Extraction of Substrate Circuit Parameters for Deep Submicron MOSFETs)

  • 이용택;최문성;구자남;이성현
    • 대한전자공학회논문지SD
    • /
    • 제41권12호
    • /
    • pp.27-34
    • /
    • 2004
  • 최근 실리콘 미세공정의 발달로 상용화된 0.2$\mum$ 게이트길이 이하의 deep submicron MOSFET 출력특성을 정확히 모델링하기 위해서는 RF 기판 회로 연구가 필수적이다. 먼저 본 논문에서는 기판 캐패시던스와 기판 저항이 병렬로 연결된 모델과 기판 저항만을 사용한 단순 모델들에 적합한 직접 추출 방법을 각각 개발하였다. 이 추출방법들을 0.15$\mum$ CMOS 소자에 적용한 결과 단순 모델보다 RC 병렬 기판모델이 측정된 $Y_{22}$-parameter에 30GHz까지 더 잘 일치하는 것을 확인하였으며, 이는 RC 병렬 기판모델 및 직접추출방법의 RF 정확도를 증명한다. 이러한 RC 병렬 기판모델을 사용하여 게이트 길이를 0.11에서 0.5$\mum$까지 변화시키고 드레인 전압을 0에서 1.2V까지 증가시키면서 기판 모델 파라미터들의 bias 종속 특성과 게이트 길이 종속 특성을 새롭게 추출하였다. 이러한 새로운 추출 결과는 scalable한 RF 비선형 기판 모델 개발에 유용하게 사용될 것이다.

소아치과 환자의 깊은 진정시 호기가스 제거 방법에 따른 호흡대역에서 Nitrous Oxide 농도 변화 (THE NITROUS OXIDE CONCENTRATION IN BREATHING ZONE ACCORDING TO SCAVENGING METHODS DURING DEEP SEDATION OF PEDIATRIC DENTAL PATIENTS)

  • 이충원;윤형배
    • 대한소아치과학회지
    • /
    • 제30권1호
    • /
    • pp.124-131
    • /
    • 2003
  • 최근 치과영역에서 아산화질소(Nitrous Oxide)를 이용한 의식하 진정과 필은 진정의 임상 적용이 증가함에 따라 수술실 또는 진료실 환경이 아산화질소로 오염될 수 있다. 비록 낮은 농도일지라도 장기간 아산화질소에 노출 시 자연유산의 증가, 기형아 출산 증가, 말초신경염 및 운동신경 장애 등과 같은 부작용을 초래하는 것으로 알려져 있다. 호흡시 흡입 공기의 구성성분의 변화를 줄 수 있는 구강 입구로부터 반경 12 inch 이내 영역인 호흡대역(Breathing zone)에서 아산화질소 농도는 치료자에게 영향을 주게된다. 소아 환자에게 주로 적용되는 깊은 진정시는 환자의 구호흡양에 따라서 호흡대역에서 아산화질소의 농도에 영향을 주게되므로, 깊은 진정시 구호흡의 증가 원인을 규명하기 위해 잉여가스 배출 방법을 달리하여 호흡대역에서 아산화질소 농도를 측정 비교하여 다음과 같은 결론을 얻었다. 1. 깊은 진정을 시행하는 경우 호흡대역에서 아산화질소의 농도는 공급 가스량 증가에 의한 비기도 저항 증가에 따라 증가하는 양상을 보였다. 호흡대역에서 아산화질소 농도 증가는 구호흡 증가에 의한 것이며 구호흡은 비기도 저항과 관계가 있다 할 수 있다. 즉 비기도 저항 증가는 구호흡의 한 요인이라 할 수 있다. 음압을 사용한 호기가스 배출장치를 사용하여도 NIOSH에서 권장하는 허용치에는 미치지 못하였고 이를 위해서는 팬이나 다른 제거 장치가 함께 사용되어야 한다. 2. 구강편도의 크기는 기도 저항이 적은 경우 즉 음압을 사용하여 호기가스 제거하는 경우 구호흡에 영향을 주었다.

  • PDF

전극 접촉영역의 선택적 표면처리를 통한 유기박막트랜지스터 전하주입특성 및 소자 성능 향상에 대한 연구 (Improving Charge Injection Characteristics and Electrical Performances of Polymer Field-Effect Transistors by Selective Surface Energy Control of Electrode-Contacted Substrate)

  • 최기헌;이화성
    • 접착 및 계면
    • /
    • 제21권3호
    • /
    • pp.86-92
    • /
    • 2020
  • 본 연구에서 소스/드레인 전극이 위치하는 기판의 접촉영역과 두 전극사이 채널영역의 표면 에너지를 선택적으로 다르게 제어하여 고분자 트랜지스터의 소자성능과 전하주입 특성에 미치는 영향을 확인하였다. 채널영역의 표면에너지를 낮게 유지하면서 접촉영역의 표면에너지를 높였을 때 고분자 트랜지스터의 전하이동도는 0.063 ㎠/V·s, 접촉저항은 132.2 kΩ·cm, 그리고 문턱전압이하 스윙은 0.6 V/dec로 나타났으며, 이는 원래 소자에 비해 각각 2배와 30배 이상 개선된 결과이다. 채널길이에 따른 계면 트랩밀도를 분석한 결과, 접촉영역에서 선택적 표면처리에 의해 고분자반도체 분자의 공액중첩 방향과 전하주입 방향이 일치되면서 전하트랩 밀도가 감소한 것이 성능향상의 주요한 원인으로 확인되었다. 본 연구에서 적용한 전극과 고분자 반도체의 접촉영역에 선택적 표면처리 방법은 기존의 계면저항을 낮추는 다양한 공정과 함께 활용됨으로써 트랜지스터 성능향상을 최대화할 수 있는 가능성을 가진다.

MIMIC 전력증폭기에 응용 가능한 0.2 ${\mu}{\textrm}{m}$ 이하의 게이트 길이를 갖는 전력용 AlGaAs/InGaAs/GaAs PHEMT (AlGaAs/InGaAs/GaAs PHEMT power PHEMT with a 0.2 ${\mu}{\textrm}{m}$ gate length for MIMIC power amplifier.)

  • 이응호
    • 한국통신학회논문지
    • /
    • 제27권4B호
    • /
    • pp.365-371
    • /
    • 2002
  • 본 논문에서는 전자선 묘화 장비를 이용하여 게이트 길이가 0.2 $\mu\textrm{m}$ 이하인 밀리미터파용 전력 PHEMT 소자를 제작하고 DC 특성과 주파수 특성 그리고 전력 특성을 측정하고 분석하였다. PHEMT의 제작에 사용된 단위공정은 저 저항 오믹 접촉, 에어 브릿지 및 후면 가공 공정기술 등을 이용하였다. 제작된 전력용 PHEMT는 35 GHz의 중심주파수에서 4 dB의 S21 이득과 317 mS/mm의 최대 전달컨덕턴스 그리고 62 GHz의 차단주파수와 12G GHz의 최대 공진주파수를 나타내었다. 또한 측정된 전력 특성은 35.5 %의 드레인 효율과 16 dB의 최대 출력전력 그리고 4 dB의 전력 이득을 나타내었다.

Si 기판 GaSb 기반 p-채널 HEMT 제작을 위한 오믹 접촉 및 식각 공정에 관한 연구 (A Study on the Ohmic Contacts and Etching Processes for the Fabrication of GaSb-based p-channel HEMT on Si Substrate)

  • 윤대근;윤종원;고광만;오재응;이재성
    • 전기전자학회논문지
    • /
    • 제13권4호
    • /
    • pp.23-27
    • /
    • 2009
  • 실리콘 기판 상에 MBE (molecular beam epitaxy)로 형성된 GaSb 기반 p-channel HEMT 소자를 제작하기 위하여 오믹 접촉 형성 공정과 식각 공정을 연구하였다. 먼저 각 소자의 절연을 위한 메사 식각 공정 연구를 수행하였으며, HF기반의 습식 식각 공정과 ICP(inductively coupled plasma)를 이용한 건식 식각 공정이 모두 사용되었다. 이와 함께 소스/드레인 영역 형성을 위한 오믹 접촉 형성 공정에 관한 연구를 진행하였으며 Ge/Au/Ni/Au 금속층 및 $300^{\circ}C$ 60초 RTA공정을 통해 $0.683\;{\Omega}mm$의 접촉 저항을 얻을 수 있었다. 더불어 HEMT 소자의 게이트 형성을 위한 게이트 리세스 공정을 AZ300 현상액과 citric산 기반의 습식 식각을 이용하여 연구하였으며, citric산의 경우 소자 구조에서 캡으로 사용된 GaSb와 베리어로 사용된 AlGaSb사이에서 높은 식각 선택비를 보였다.

  • PDF

Schottky Barrier Tunnel Field-Effect Transistor using Spacer Technique

  • Kim, Hyun Woo;Kim, Jong Pil;Kim, Sang Wan;Sun, Min-Chul;Kim, Garam;Kim, Jang Hyun;Park, Euyhwan;Kim, Hyungjin;Park, Byung-Gook
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권5호
    • /
    • pp.572-578
    • /
    • 2014
  • In order to overcome small current drivability of a tunneling field-effect transistor (TFET), a TFET using Schottky barrier (SBTFET) is proposed. The proposed device has a metal source region unlike the conventional TFET. In addition, dopant segregation technology between the source and channel region is applied to reduce tunneling resistance. For TFET fabrication, spacer technique is adopted to enable self-aligned process because the SBTFET consists of source and drain with different types. Also the control device which has a doped source region is made to compare the electrical characteristics with those of the SBTFET. From the measured results, the SBTFET shows better on/off switching property than the control device. The observed drive current is larger than those of the previously reported TFET. Also, short-channel effects (SCEs) are investigated through the comparison of electrical characteristics between the long- and short-channel SBTFET.

선택적 Si 확산을 이용한 저저항층을 갖는 이온주입 GaAs MESFET (Fabrication of ion implanted GaAs MESFET with Si selectively diffused low resistive layer)

  • 양전욱
    • 전자공학회논문지D
    • /
    • 제36D권3호
    • /
    • pp.41-47
    • /
    • 1999
  • SiN로부터 GaAs로 확산된 Si을 이용하여 소스와 드레인 영역에 고농도 Si 확산층을 갖는 GaAs MESFET를 제작하였다. 제작된 MESFET의 소스와 드레인 영역은 950°C, 30초의 열처리에 의해 Si 확산층이 표면에서부터 350Å두께로 형성되어 확산층이 없을 때 1000Ω/sq.정도였던 면저항이 400Ω/sq.로 내외로 감소하였다. 고농도로 확산된 Si은 AuGe/Ni/Au와 GaAs 기판 사이의 저항성 접촉 특성을 2.5×10\sub -6\Ω-cm\sup 2\로부터 1.5×10\sup -6\Ω-cm\sup 2\로 개선시켰다. 제작된 lum게이트 길이의 확산층을 갖는 MESFET는 최대 트랜스컨덕턴스가 260mS/mm 이었으며, 이득과 최소잡음지수는 12GHz에서 각각 8.5dB와 3.57dB를 나타내 같이 제작된 표면 확산 층이 없는 MESFET에 비해 1.3dB와 0.4dB가 향상되었다.

  • PDF

Co-Deposition법을 이용한 Yb Silicide/Si Contact 및 특성 향상에 관한 연구

  • 강준구;나세권;최주윤;이석희;김형섭;이후정
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.438-439
    • /
    • 2013
  • Microelectronic devices의 접촉저항의 향상을 위해 Metal silicides의 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 지난 수십년에 걸쳐, Ti silicide, Co silicide, Ni silicide 등에 대한 개발이 이루어져 왔으나, 계속적인 저저항 접촉 소재에 대한 요구에 의해 최근에는 Rare earth silicide에 관한 연구가 시작되고 있다. Rare-earth silicide는 저온에서 silicides를 형성하고, n-type Si과 낮은 schottky barrier contact (~0.3 eV)를 이룬다. 또한, 비교적 낮은 resistivity와 hexagonal AlB2 crystal structure에 의해 Si과 좋은 lattice match를 가져 Si wafer에서 high quality silicide thin film을 성장시킬 수 있다. Rare earth silicides 중에서 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 낮은 schottky barrier 응용에서 쓰이고 있다. 이로 인해, n-channel schottky barrier MOSFETs의 source/drain으로써 주목받고 있다. 특히 ytterbium과 molybdenum co-deposition을 하여 증착할 경우 thin film 형성에 있어 안정적인 morphology를 나타낸다. 또한, ytterbium silicide와 마찬가지로 낮은 면저항과 electric work function을 갖는다. 그러나 ytterbium silicide에 molybdenum을 화합물로써 높은 농도로 포함할 경우 높은 schottky barrier를 형성하고 epitaxial growth를 방해하여 silicide film의 quality 저하를 야기할 수 있다. 본 연구에서는 ytterbium과 molybdenum의 co-deposition에 따른 silicide 형성과 전기적 특성 변화에 대한 자세한 분석을 TEM, 4-probe point 등의 다양한 분석 도구를 이용하여 진행하였다. Ytterbium과 molybdenum을 co-deposition하기 위하여 기판으로 $1{\sim}0{\Omega}{\cdot}cm$의 비저항을 갖는 low doped n-type Si (100) bulk wafer를 사용하였다. Native oxide layer를 제거하기 위해 1%의 hydrofluoric (HF) acid solution에 wafer를 세정하였다. 그리고 고진공에서 RF sputtering 법을 이용하여 Ytterbium과 molybdenum을 동시에 증착하였다. RE metal의 경우 oxygen과 높은 반응성을 가지므로 oxidation을 막기 위해 그 위에 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, 진공 분위기에서 rapid thermal anneal(RTA)을 이용하여 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium silicides를 형성하였다. 전기적 특성 평가를 위한 sheet resistance 측정은 4-point probe를 사용하였고, Mo doped ytterbium silicide와 Si interface의 atomic scale의 미세 구조를 통한 Mo doped ytterbium silicide의 형성 mechanism 분석을 위하여 trasmission electron microscopy (JEM-2100F)를 이용하였다.

  • PDF

Ti/Au, Ti/Pd/Au 쇼트키 접촉의 열처리에 따른 GaAs MESFET의 전기적 특성 (Electrical characteristics of GaAs MESFET according to the heat treatment of Ti/Au and Ti/Pd/Au schottky contacts)

  • 남춘우
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제8권1호
    • /
    • pp.56-63
    • /
    • 1995
  • MESFETs of the Ti/Au and Ti/Pd/Au gate were fabricated on n-type GaAs. Interdiffusion at Schottky interfaces, Schottky contact properties, and MESFET characteristics with heat treatment were investigated. Ti of Ti/Au contact and Pd of Ti/Pd/Au contact acted as a barrier metal against interdiffusion of Au at >$220^{\circ}C$. Pd of Ti/Pd/Au contact acted as a barrier metal even at >$360^{\circ}C$, however, Ti of Ti/Au contact promoted interdiffusion of Au instead of role of barrier metal. As the heat treatment temperature increases, in the case of both contact, saturated drain current and pinch off voltage decreased, open channel resistance increased, and degree of parameter variation in Ti/Au gate was higher than in Ti/Pd/Au gate at >$360^{\circ}C$ Schottky barrier height of Ti/Au and Ti/Pd/Au contacts was 0.69eV and 0.68eV in the as-deposited state, respectively, and Fermi level was pinned in the vicinity of 1/2Eg. As the heat treatment temperature increases, barrier height of Ti/Pd/Au contact increased, however, decreased at >$360^{\circ}C$ in the case of Ti/Au contact. Ideality factor of Ti/Au contact was nearly constant regardless of heat treatment, however, increased at >$360^{\circ}C$ in the case of Ti/Au contact. From the results above, Ti/Pd/Au was stable gate metal than Ti/Au.

  • PDF

Growth of AlN/GaN HEMT structure Using Indium-surfactant

  • Kim, Jeong-Gil;Won, Chul-Ho;Kim, Do-Kywn;Jo, Young-Woo;Lee, Jun-Hyeok;Kim, Yong-Tae;Cristoloveanu, Sorin;Lee, Jung-Hee
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권5호
    • /
    • pp.490-496
    • /
    • 2015
  • We have grown AlN/GaN heterostructure which is a promising candidate for mm-wave applications. For the growth of the high quality very thin AlN barrier, indium was introduced as a surfactant at the growth temperature varied from 750 to $1070^{\circ}C$, which results in improving electrical properties of two-dimensional electron gas (2DEG). The heterostructure with barrier thickness of 7 nm grown at of $800^{\circ}C$ exhibited best Hall measurement results; such as sheet resistance of $215{\Omega}/{\Box}$electron mobility of $1430cm^2/V{\cdot}s$, and two-dimensional electron gas (2DEG) density of $2.04{\times}10^{13}/cm^2$. The high electron mobility transistor (HEMT) was fabricated on the grown heterostructure. The device with gate length of $0.2{\mu}m$ exhibited excellent DC and RF performances; such as maximum drain current of 937 mA/mm, maximum transconductance of 269 mS/mm, current gain cut-off frequency of 40 GHz, and maximum oscillation frequency of 80 GHz.