• 전기학회논문지
• /
• 제61권12호
• /
• pp.1843-1847
• /
• 2012

Piezo devices have large power density and simple structure. They can generate larger force than the conventional actuators. It has also wide bandwidth with fast response in a compact size. Thus the piezo devices are expected to be used widely in the future for small actuators with fast response time and large actuating force. However, the piezo actuators need high voltage with high driving current due to their large capacitive property. In this paper, we propose a simple method to drive piezo devices using voltage inversion circuit with coil inductance. Experiments with real circuit demonstrates that the proposed scheme can improve the energy efficiency very much.

• Transactions on Electrical and Electronic Materials
• /
• 제7권3호
• /
• pp.99-102
• /
• 2006

The electrical characteristics of CMOS inverter with LDMOSFET are studied for high power and digital circuit application by using two dimensional MEDICI simulator. The simulation is done in terms of voltage transfer characteristic and on-off switching properties of CMOS inverter with variation of channel length and channel doping levels. The channel which surrounds a junction-type source in LDMOSFET is considered to be an important parameter to decide a circuit operation of CMOS inverter. The digital logic levels of input voltage show to increase with increase of n-channel length and doping levels while the logic output levels show to the almost constant.

• 전기학회논문지
• /
• 제60권2호
• /
• pp.455-458
• /
• 2011

4:10 deserializer is proposed to recover 1:10 serial data using 1/4-rate clock. And then, 1/4-rate CDR(Clock and Data Recovery) circuit was designed for SERDES of high-speed serial display interface. The reduction of clock frequency using 1/4-rate clocking helps relax the speed limitation when higher data transfer is demanded. This circuit is composed of 1/4-rate sampler, PEL(Phase Error Logic), Majority Voting, Digital Filter, DPC(Digital to Phase Converter) and 4:10 deserializer. The designed CDR has been designed in a standard $0.18{\mu}m$ 1P6M CMOS technology and the recovered data jitter is 14ps in simulation.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2007년도 추계학술발표논문집
• /
• pp.78-80
• /
• 2007

According to the development of VLSI integration technology and getting bigger the circuit size, it is a significant problem to verify systemized circuit. The faster and more accurate verification has very significant meaning in the field of electronic industry because it can yield the product comparably faster and reduce the trial and errors. In spite of the presence of various kind of Integrated Circuits it's not always easy to get the right part. Besides, it is hard to find a vendor for a small quantity consumers like who develop prototype applications. In this study, we've tried to get the logical signals from the PC based device we've developed that correspondents with the real ICs. It can emulate decoder ICs, multiplexers, demultiplexers and basic logic gates.

• 한국정보처리학회논문지
• /
• 제5권4호
• /
• pp.1025-1032
• /
• 1998

본 논문은 상용 툴인 OrCAD에서 생성한 디지털 회로의 EDIF 네트리스트를 이용하여 디지털 회로를 PLD로 구현하기 위한 PLD 설계 툴을 개발하였다. EDIF 네트리스트를 이용하여 디지털 회로를 PLD로 구현하기 위해 각 셀(cell)간의 연결정보를 추출하는 연결정보 추출기(JIE)오 피드백(feedback)의 존재여부를 검색하는 피드백 노드 검출기(FND), 부울식을 생성하는 등의 알고리즘(BEG)들을 제안하였다. 또한 생성한 부울식을 최소화한 후, 최소화한 부울식의 입출력 변수 개수와 OR 텀의 수와 출력 특성을 고려하여 적합한 PLD 소자를 자동 선정하는 Auto select 기능과 상용 툴인 MyPLD에서 현재 제공하고 있는 PLD들 보다 용량이 큰 EPLD 타입의 GAL6001과 GAL6002의 JEDEC 파일 생성알고리즘도 제안하였다.

• 제어로봇시스템학회논문지
• /
• 제11권6호
• /
• pp.558-563
• /
• 2005

In this paper, we implemented a web-based virtual laboratory system(VLab system) with creative and interactive multimedia contents, which can be used to enhance the quality of education in the area of digital logic circuits. Since the proposed VLab system is implemented to describe the on-campus laboratory, the learners can obtain similar experimental data through it. Also, the VLab system is designed to increase the learning and teaching efficiencies of both the learners and the educators, respectively. The learners will be able to achieve high teaming standard and the educators save their time and labor. The virtual experiments on our VLab system are performed according to the following procedure: (1) Circuit composition on the virtual bread board (2). Applying input voltage (3) Output measurements (4) Checkout of experiment results. Furthermore, the circuit composition on the virtual bread board and its corresponding online schematic diagram are displayed together on the VLab system for the learner's convenience. Finally, we have obtained several affirmative effects such as reducing the total experimental hours and the damage rate for experimental equipments and increasing learning efficiencies as well as faculty productivity.

• 전력전자학회논문지
• /
• 제7권1호
• /
• pp.11-17
• /
• 2002

디지털 회로 설계 방법의 하나인 Algorithmic State Machine (ASM)을 이용하여 반복운동을 하는 모터의 위치를 오차 없이 검출할 수 있는 방법에 대한 연구를 수행하였다. 이를 위하여 모터의 운동방향 변화 시 증분형 엔코더의 출력 패턴을 분석하고 이를 바탕으로 상태도 및 상태 테이블을 구성하였으며 모터의 운동방향 변화 시 정확하게 변화시점을 검출할 수 있는 디지털 회로를 설계하였다 설계된 회로의 유용성을 검증하기 위하여 시뮬레이션 및 실험을 수행하였다. 시뮬레이션 결과 모터의 운동 방향이 변화하는 모든 경우에 대해서 제안된 회로를 이용하면 오차 없이 모터의 위치를 검출할 수 있음을 입증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.101-104
• /
• 2016

본 연구에서는 뉴런이 지니는 기능 및 결합구조를 모사하여 3x3 배열의 기능별로 분리시킨 후 디지털회로에서 동작 중 발생할 수 있는 일시적 또는 영구적인 오류 위치를 정확히 찾아내어 복구 시키는 알고리즘을 제안한다. 결합된 세포에서 어느 특정 일부분이 문제가 발생할 경우 그 기능을 다른 세포로 분화되어 동일 기능을 수행하며 오류가 발생한 세포는 주변 세포에 의해 사멸시키는 단계를 거친다. 이런 세포가 지니는 기능 및 구조를 디지털 회로내부에 기능 블록구조로 설계하여 알고리즘을 제안한다.

• 전기학회논문지
• /
• 제68권2호
• /
• pp.262-268
• /
• 2019

Previous dynamic models of hysteresis motor use an extended induction machine equivalent circuit or somewhat different equivalent circuit with conventional one, which makes unsatisfiable results. In this paper, the hysteresis dynamic characteristics of the motor rotor are analyzed using the inverse Preisach model and the hysteresis motor equivalent circuit considering eddy current effect. The hysteresis loop for the rotor ring is analyzed under full-load voltage source static state. The calculated hysteresis loop is then approximated to an ellipse for simplicity of dynamic computation. The permeability and delay angle of the elliptic loop apply to the dynamic analysis model. As a result, it is possible to dynamically analyze the hysteresis motor according to the applied voltage and the rotor material. With this method, the motor speed, generated torque, load angle, rotor current as well as synchronous entry time, hunting effect can be calculated.

• 한국산업정보학회논문지
• /
• 제20권4호
• /
• pp.39-45
• /
• 2015

이 논문은 블라인드 오버샘플링(Blind Oversampling) 기법을 이용한 가변적인 속도 클록 데이터 복원 회로 설계에 관한 내용을 제시하고 있다. 클록 데이터 복원 회로는 기본적으로 클록 복원과 데이터 복원 회로로 구성되어 있다. 클록 복원 회로는 넓은 범위를 가지는 전압 제어 발진기(Wide Range VCO)와 밴드 선택(Band Selection) 기법을 복합적으로 사용하여 구현하였고 데이터 복원 회로는 머저리티 보팅(Majority Voting) 방식을 이용하는 디지털 회로로 제안하여 저전력 및 작은 면적으로 구성하였다. 넓은 범위를 가지는 전압 제어 발진기와 데이터 복원회로를 디지털로 구현함으로써 저전력으로 가변적인 속도 클록 데이터 복원회로 구현이 가능하였다. 설계된 회로는 약 10bps에서 2Mbps 범위에서 동작한다. 전체 전력 소비는 1MHz 클록에서 약 4.4mW의 전력을 소비한다. 공급전압은 1.2V 이며 제작된 코어의 면적은 $120{\mu}m{\times}75{\mu}m$ 이고 $0.13{\mu}m$ CMOS 공정에서 제작되었다.