• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 대한핵의학회지
• /
• 제32권4호
• /
• pp.365-373
• /
• 1998

목적: 일반 감마카메라는 그 크기(${\sim}500mm$ 폭)가 전신영상 획득에 적합하도록 설계되어있어 유방영상 획득에는 비 이상적이다. 이 연구의 목적은 물리적 영상 저하요인인 배후 방사능과 광자감쇠 효과를 최소화하여 높은 공간분해능과 시스템 민감도를 가지며 유방영상에 적합하도록 소형화된 저가-고성능유방암 진단전용 소형 감마카메라 개발이다. 대상 및 방법: 크기가 $60 mm{\times}60 mm{\times}6 mm$인 NaI(T1) 섬광결정을 위치민감형 광전자증배관에 접합시켜 감마선 측정신호인 $X^+,\;X^-,\;Y^+,\;Y^-$를 얻은 다음, 증폭기 등을 포함한 전자회로(nuclear instrument modules, NIM)를 통하여 검출기로부터 발생하는 위치신호와 트리거 신호를 처리하였다. 이 신호들을 아날로그-디지털 변환기와 앵거로직을 사용하여 분석한 후 감마카메라 영상을 구성하여 일반 개인용컴퓨터에 표현하는 시스템을 개발하였다. 개발된 감마카메라의 1차적인 성능을 평가하기 위해 Tc-99m 점선원을 이용하여 내인성 계수율과 플러드 영상을 획득하였다. 또한 일정간격의 구멍이 있는 구멍 마스크와 직경 2, 3, 4, 5, 6, 7 mm 크기의 구모양에 방사능 용액을 채울 수 있는 유방모형을 제작하여 평행구멍형조준기를 장착하고 영상을 획득하였다. 결과: 개발된 감마카메라는 약 $8{\times}10^3 counts/sec/{\mu}Ci$의 계수율을 보였으며, 공간왜곡은 관찰되나 양질의 플러드 영상과 구멍 마스크 영상을 획득할 수 있었고, 유방모형에 위치한 방사능 분포를 정확하게 영상화할 수 있을 뿐 아니라 최소 2 mm의 방사능 위치를 판별할 수 있는 영상을 획득하였다. 결론: NaI(T1)-위치민감형 광전자증배관를 이용하여 유방영상에 적합한 소형감마카메라를 개발하였다. 추후 선형성, 장균일도 및 불응시간에 대한 보정 알고리즘을 완성하여 적용하고, 정상작동 여부를 검사하기 위한 정도관리 방법을 설정하면, 유방 신티그라피의 정확도를 높이는데 기여할 것이다.

• 한국통신학회논문지
• /
• 제27권12C호
• /
• pp.1288-1298
• /
• 2002

타원곡선 암호시스템을 GF(2$^{m}$ )상에서 고속으로 구현하기 위해서는 빠른 나눗셈기가 필요하다. 빠른 나눗셈 연산을 위해선 비트-패러럴 구조가 적합하나 타원곡선 암호시스템이 충분한 안전도를 가지기 위해서는 m의 크기가 최소한 163보다 커야 한다. 즉 비트-패러럴 구조는 0(m$^2$)의 면적 복잡도를 가지기 때문에 이러한 응용에는 적합하지 않다. 따라서, 본 논문에서는 CF(2$^{m}$ )상에서 표준기저 표기법을 사용하여 모듈러 나눗셈 A(x)/B(x) mod G(x)를 고속으로 수행하는 새로운 비트-시리얼 시스톨릭 나눗셈기를 제안한다. 효율적인 나눗셈기 구조를 얻기 위해, 새로운 바이너리 최대공약수(GCD) 알고리즘을 유도하고, 이로부터 자료의존 그래프를 얻은 후, 비트-시리얼 시스톨릭 나눗셈기를 설계한다. 본 논문에서 제안한 나눗셈기는 0(m)의 시간 및 면적 복잡도를 가지며, 연속된 입력 데이터에 대하여, 초기 5m-2 사이클의 지연 후, m 사이클 마다 나눗셈의 결과를 출력한다. 제안된 나눗셈기를 동일한 입출력 구조를 가지는 기존의 연구 결과들과 비교 분석한 결과 칩 면적 및 계산 지연시간 모두에 있어 상당한 개선을 보인다. 따라서 제안된 나눗셈기는 적은 하드웨어를 사용하면서 고속으로 나눗셈 연산을 수행할 수 있기 때문에 타원곡선 암호화시스템의 나눗셈 연산기로 매우 적합하다. 또한 제안한 구조는 기약 다항식(irreducible polynomial) 선택에 있어 어떤 제약도 두지 않고, 단 방향의 신호흐름을 가지면서, 매우 규칙적이기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다.였다. an extraction system, a new optical nonlinear joint transform correlator(NJTC) is introduced to extract the hidden data from a stego image in real-time, in which optical correlation between the stego image and each of the stego keys is performed and from these correlation outputs the hidden data can be asily exacted in real-time. Especially, it is found that the SNRs of the correlation outputs in the proposed optical NJTC-based extraction system has been improved to 7㏈ on average by comparison with those of the conventional JTC system under the condition of having a nonlinear parameter less than k=0.4. This good experimental results might suggest a possibility of implementation of an opto-digital multiple information hiding and real-time extracting system. 촉각에 있는 지각신경세포가 뇌의 촉각엽으로 뻗어 들어가 위의 5가지 신경연접중 어느 형을 형성하는지를 관찰하기 위하여 좌측 촉각의