• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.1-5
• /
• 2013

본 논문은 효율적인 CPLD 저전력 알고리즘을 제안하였다. 제안한 알고리즘은 DAG를 이용한 그래프 분할 방식을 적용하였다. 주어진 회로를 DAG로 표현한 후 각각의 노드의 값을 설정하여 회로를 구현하고자 하는 CPLD의 구성 요소에 맞도록 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터의 OR 텀수와 입력 변수의, 출력 변수의 수를 고려하여 매핑 가능 클러스터의 소모 전력 값을 구한다. 생성된 매핑 가능 클러스터와 소모 전력 값을 고려하여 소모전력이 최소가 되는 매핑 가능 클러스터를 선정하여 회로를 구현한다. 실험은 [9]와 비교하였으며, 소모전력이 감소되어 알고리즘의 효율성이 입증되었다. 논문에서는 소모 전력을 위한 FPGA 알고리즘을 제안하였다.

• 한국의류학회지
• /
• 제43권4호
• /
• pp.521-531
• /
• 2019

Uigwe Banchado are paintings of court events and royal ceremonies of the Joseon dynasty. The paintings record national events and ceremonial rituals performed by the Joseon royal family, such as marriages, celebrations, enthronements, processions to royal tombs, and archery ceremonies. This record provides a combination of information about the event's appearance, including preparation, procedure, people involved, reproductions worn by the participants, and the items used at that time. Through the realistic depictions painted in the Uigwe Banchado, in particular, one can grasp the scene of events at the time and reproduce the diverse attire worn by participants in the event. Based on 31 representative Uigwe Banchado, 550 knowledge nodes were written. These include 31 royal protocols, 41 attires, 136 clothes, 8 storage facilities, 120 objects, 55 people, 33 places and 83 concepts. The meaningful relationships between each node can be explored via a network graph. Digital illustrations of the 41 attires were created to aid in the understanding of Joseon dynasty royal ceremonial ritual attire.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2009년도 정보 및 제어 심포지움 논문집
• /
• pp.313-315
• /
• 2009

In this thesis, A methodology of system implement for PID controller, PWM logic, HSC logic, Host Communication and external DAC interface are implemented into single FPGA chip is proposed. The implemented system is used to control the speed of DC servo motor. A DATA block transfers set point value(SV) and P, I, D gain parameters to the corresponding Blocks respectively by the Host Communication to Computer. A HSC block generates process value(PV) by a pulse and $90^{\circ}$ shifted pulse from the encoder A PID block makes error(E) signal from the set value and process value and output manufacture value(MV) through the PID controller. In PWM block using the MV from the PID block, drives H-bridge controlling the Motor. Also DAC interface controls the DAC to graph the digital signal such as SV, PV, E, MV in FPGA onto the Oscilloscope.

• 전기전자학회논문지
• /
• 제1권1호
• /
• pp.111-119
• /
• 1997

본 논문에서는 최근의 디지탈논리시스템의 함수구성시에 도입되고 있는 그래프이론에 바탕을 둔 결정도로부터 새로운 형태의 데이터구조 형태인 에지값 결정도를 추출하는 알고리즘의 한가지 방법을 제안하였다. 그리고 이를 기초로 임의의 m치 n변수의 축약된 함수구성을 도출하는 방법에 대해 논의하였다. 제안한 다치논리함수구성방법은 도식적이며 규칙적이고 정규성을 내포하고 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.353-356
• /
• 2002

Due to the increased complexity and size of digital system and the need of the H/W-S/W co-design, C/C++ based system design methodology gains more Interests than ever in EDA field. This paper suggests the methodology in which handshake module corresponding to each basic statement of C is provided of the form of STG(Signal Transition Graph) and then, C statements is synthesized into asynchronous circuit through syntax-oriented translation. The 4-phase handshaking protocol is used for the communications between modules, and the modules are synthesized by the Petrify which is asynchronous logic synthesis CAD tool.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.101-104
• /
• 2002

This paper propose that is algorithm of power dissipation reduction in the high level synthesis design for DSP(Digital Signal Processor), as the portable terminal system recently demand high power dissipation. This paper obtain effect of power dissipation reduction and switching activity that increase correlation of operands as input data of function unit. The algorithm search loop or repeatedly data to the input operands of function unit. That can be reduce the power dissipation using the new low power high level synthesis algorithm. In this Paper, scheduling operation search same nodes from input DFG(Data Flow Graph) with correlation coefficient of first input node and among nodes. Function units consist a multiplier, an adder and a register. The power estimation method is added switching activity for each bits of nodes. The power estimation have good efficient using proposed algorithm. This paper result obtain more Power reduction of fifty percents after using a new low power algorithm in a function unit as multiplier.

• 대한전자공학회논문지
• /
• 제21권4호
• /
• pp.84-89
• /
• 1984

In the design of digital system, designers use multi-layer LSI to connect all signal sets between circuit modules. This paper suggests how to minimize upper street congestions and lower congestions in the single-row routing, a routing method of multi-layer LSI. This paper suggests the heuristic algorithm which minimize upper street congestions and lower street congestions by suggesting interval graph and relational operator and finding out of the order of signal sets The algorithm was implemented on a VAX-11/780 computer and illustrated by means of examples.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2011년도 제43차 동계학술발표논문집 19권1호
• /
• pp.249-252
• /
• 2011

본 논문에서는 쇼크(shock) 그래프 기반의 뼈대 특징을 이용하여 모양 정보를 분류하기 위해 그래프 편집 거리(edit cost) 기반의 k-means 군집화 알고리즘을 적용하는 방법을 제안한다. 본 논문에서 제안된 방법에서는 먼저 질의 영상과 대상 데이터베이스 영상으로부터 뼈대 기반의 쇼크 그래프를 추출한 후 종점(end points)과 분기점(branch points)을 가중치를 이용하여 적응적으로 선택한다. 그런 다음, 두 영상 사이의 편집 거리를 구하여 이를 k-means 군집화 알고리즘의 거리 척도로 적용함으로써 대용량의 영상을 보다 효과적으로 분류한다. 성능을 평가하기 위해서 제안된 알고리즘을 MPEG-7 데이터베이스에 적용하였으며, 그 결과 제안된 영상 분류 방법이 기존의 영상 분류 방법에 비해서 보다 효과적으로 모양 기반의 영상을 분류하였음을 확인하였다.

• 대한전자공학회논문지
• /
• 제24권4호
• /
• pp.559-567
• /
• 1987

In this paper, the real time simulation of continuous dynamic system was performed by general integration algorithms using multiprocessor. For the stable simulation, the relation between stability of integration method and integration step-size was investigated from the stability graph. As a typical illustration, the real-time digital simulation and the real-time hard-ware-in-the-loop simulation of flight control system were performed and reviewed. Moreover through the real-time simulation, the design verification and performace test of flight control system could be evaluated. The computer used for simulation is AD10, which is a very high-speed special-purpose computer designed specifically for a time-critical simulation of large and complex models of dynamic systems. The simulation validity is demonstrated by comparing hardware simulation results with software simulation results.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1997년도 학술대회
• /
• pp.39-43
• /
• 1997

본 논문에서는 ActiveMovie와 같은 stream data 기반의 library에서 실시간으로 사용될 수 있는 영상 특수효과 filter들을 소개하고, 알고리즘 개발 및 구현방법에 대해 기술한다. ActiveMovie는 기본적으로 mpeg decoder 및 Video for Windows(.avi file) decoder를 제공하여 프로그래밍을 수월하게 한다. 또한 각 module에 filter라는 개념을 도입하고 filter graph라는 구조를 이용하여 filter의 추가, 삭제를 용이하게 한다. 본 논문에서는, 디지털 영상 특수효과 중에서 Mosaic, Wind, Ghosting 등의 point processing filter들을 실시간으로 처리하기 위한 고속의 알고리즘을 제안한다. 제안하는 알고리즘은 픽셀의 포인터를 특정 위치로 이동시키지 않고 단순히 주소값을 하나씩 증가시키는 연산을 이용하여 실시간 특수효과를 얻을 수 있도록 한다. 또한 이와 같은 특수효과 알고리즘들을 ActiveMovie환경에서 구현함으로써 제안된 기법에 의하여 실시간 동영상 특수효과 처리가 가능함을 입증한다.