• 제목/요약/키워드: digital designing

검색결과 658건 처리시간 0.034초

Motor Control IP Design and Quality Evaluation from the Viewpoint of Reuse (ICCAS 2004)

  • Lee, Sang-Deok;Han, Sung-Ho;Kim, Min-Soo;Park, Young-Jun
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2004년도 ICCAS
    • /
    • pp.981-985
    • /
    • 2004
  • In this paper we designed the motor control IP Core and evaluate its quality from the viewpoint of IP reuse. The most attractive merit of this methodology, so called IP-based hardware design, is hardware reuse. Although various vendors designed hardware with the same specification and got the same functional results, all that IPs is not the same quality in the reuse aspect. As tremendous calls for SoC have been increased, associated research about IP quality standard, VSIA(Virtual Socket Interface Alliance) and STARC(Semiconductor Technology Academic Research Center), has been doing best to make the IP quality evaluation system. And they made what conforms to objective IP design standard. We suggest the methodology to evaluate our own designed motor control IP quality with this standard. To attain our goal, we designed motor control IP that could control the motor velocity and position with feedback compensation algorithm. This controller has some IP blocks : digital filter, quadrature decoder, position counter, motion compensator, and PWM generator. Each block's functionality was verified by simulator ModelSim and then its quality was evaluated. To evaluate the core, We use Vnavigator for lint test and ModelSim for coverage check. During lint process, We adapted the OpenMORE's rule based on RMM (Reuse Methodology Manual) and it could tell us our IP's quality in a manner of the scored value form. If it is high, its quality is also high, and vice versa. During coverage check ModelSim-SE is used for verifying how our test circuits cover designs. This objective methods using well-defined commercial coverage metrics could perform a quantitative analysis of simulation completeness. In this manner, We evaluated the designed motor control IP's quality from the viewpoint of reuse. This methodology will save the time and cost in designing SoC that should integrate various IPs. In addition to this, It can be the guide for comparing the equally specified IP's quality. After all, we are continuously looking forward to enhancing our motor control IP in the aspect of not only functional perfection but also IP reuse to prepare for the SoC-Compliant motor control IP design.

  • PDF

CAD/CAM을 이용한 다운 증후군 환자의 구강 재건 (APPLICATION OF CAD/CAM FOR ORAL REHABILITATION IN A PATIENT WITH DOWN SYNDROME)

  • 정현진;심준성;최병재;이제호
    • 대한장애인치과학회지
    • /
    • 제13권2호
    • /
    • pp.95-98
    • /
    • 2017
  • 본 증례는 다운 증후군이 있는 환자의 구강 재건 시 CAD/CAM 시스템 사용의 이점을 모색해보았다. 다운 증후군 환자들의 경우, 보철물 파절의 위험성이 크며 불가피하게 보철물을 재제작할 경우, CAD/CAM 시스템의 기존 데이터를 이용하여 최소한의 기공 과정만 진행하여 보철물을 빠른 시일 내에 재제작할 수 있다. 결과적으로 이는 심미적 및 기능적 개선을 통해 삶의 질을 높일 수 있는 보철물 제작 시 환자의 불편감과 치과의사의 노력을 최소화하는 방법이다.

상의패턴설계를 위한 30대 남성의 상반신 신체치수 및 체형유형 변화 연구 (Changes in upper body sizes and body types of men in their 30s for bodice pattern design)

  • 김은경
    • 한국의상디자인학회지
    • /
    • 제20권2호
    • /
    • pp.73-87
    • /
    • 2018
  • As men in their 30s are spending more money on clothing, it is becoming increasingly important to first conduct an anthropometric study and then develop garment patterns accommodating the changes found in body sizes and types of men in their 30s, in order to effectively address their fit dissatisfaction. Thus this study aims to explore changes in upper body sizes and body types of men in their 30s, which provide basic measurements for designing major garment items including jackets and shirts. To this purpose, key anthropometric dimensions of the upper body of men in their 30s, taken from the 6th (2015) and 7th (2016) surveys conducted by Size Korea, were analyzed using SPSS 24.0 for Windows. Independent sample t-tests were conducted on major upper body sizes to track changes with measuring time. Factor and cluster analyses were used to classify body types. By comparing the two surveys, it was found that the overall body sizes of men in their 30s were increasing in height-related items, circumference, thickness, and width, -as well as body weight and BMIs. Upper body height-related items, in particular, showed a higher average value in the 6th survey than in the 7th, indicating that the overall body types of men are becoming "westernized" with longer legs and shorter torso. Finally, five factors were derived to determine the typical upper body types of men in their 30s and the body types were classified into three categories according to the cluster analysis. First, those with a relatively small build with short stature and torso. Second, those with the highest stature and vertical dimension with the smallest torso volume and least body fatness. Third, those with the biggest torso volume and most body fatness with bigger width between armpits and shoulders. The distributional pattern analysis showed that men in their 30s tend to have increasingly higher stature but lower body weight and BMIs than in the past, implying that their body types are becoming close to those of men in their 20s.

Radix-2 MBA 기반 병렬 MAC의 VLSI 구조 (New VLSI Architecture of Parallel Multiplier-Accumulator Based on Radix-2 Modified Booth Algorithm)

  • 서영호;김동욱
    • 대한전자공학회논문지SD
    • /
    • 제45권4호
    • /
    • pp.94-104
    • /
    • 2008
  • 본 논문에서는 고속의 곱셈-누적 연산을 수행할 수 있는 새로운 MAC의 구조를 제안한다. 곱셈과 누적 덧셈 연산을 통합하고 하이브리드 형태의 CSA 구조를 고안하여 임계경로를 감소시키고 출력율을 개선하였다. 즉, 가장 큰 지연시간을 갖는 누적기 자체를 제거하고 누적기의 기능을 CSA에 포함시킴으로써 전체적인 성능을 향상시킨다. 제안된 CSA 트리는 1의 보수 기반의 MBA 알고리즘을 이용하고, 연산자의 밀도를 높이고자 부호비트를 위한 수정된 배열형태를 갖는다. 또한 최종 덧셈기의 비트수를 줄이기 위해서 CSA 트리 내에 2비트 CLA를 사용하여 하위 비트의 캐리를 전파하고 하위 비트들에 대한 출력을 미리 생성한다. 또한 파이프라인의 효율을 최적화시켜 출력율을 증가시키고자 최종 덧셈기의 출력이 아닌 합과 캐리 형태의 중간 연산결과들을 누적시킨다. 제안한 하드웨어를 설계한 후에 $250{\mu}m,\;180{\mu}m,\;130{\mu}m$, 그리고 90nm CMOS 라이브러리를 이용하여 합성하였다. 이론 및 실험적인 결과를 토대로 제안한 MAC의 하드웨어 자원, 지연시간, 그리고 파이프라인 등의 결과에 대해 분석하였다. 지연시간은 수정된 Sakurai의 alpha power low를 이용하였다. 결과를 살펴보면 제안한 MAC은 표준 설계에 대해서는 여러 측면에서 매우 우수한 특성을 보였고, 최근 연구와 비교할 때 클록속도는 거의 유사하면서 성능은 두 배로 우수하였다.

인터랙티브 제품 디자인을 위한 프로토타이핑 도구: MIDAS의 활용 사례 및 유용성 연구 (Investigation into a Prototyping Tool for Interactive Product Design: Development, Application and Feasibility Study of MIDAS (Media Interaction Design Authoring System))

  • 임지동;남택진
    • 디자인학연구
    • /
    • 제19권5호
    • /
    • pp.213-222
    • /
    • 2006
  • 본 논문은 인터랙션 디자인 관련 디자이너들이 기능적 프로토타입(Working Prototype)을 제작할 때 쉽게 활용할 수 있는 저작 도구 MIDAS(Media Interaction Design Authoring System)를 제안하며, 그에 관련된 조사 연구와 사례 연구를 통해 검증된 유용성에 관해 기술한다. MIDAS는 기술적 구현 경험이 부족한 디자이너들이 디지털 아날로그 입 출력 제어, 소프트웨어-하드웨어 통합, 혼합 현실 기술 등을 디자이너들이 사용하는 기존 멀티미디어 제작 환경 내에서 간편히 응용할 수 있게 한다. 디자이너들에게 필요한 인터랙티브 제품 프로토타이핑 도구의 요구 사항을 도출하기 위해 인터랙션 디자인 과정 고찰, 관련 연구 분석, 실무 디자이너 인터뷰를 수행 하였다. 이를 바탕으로 널리 활용되고 있는 멀티미디어 저작 도구인 디렉터와 플래시를 기반으로 프로토타이핑 도구를 개발하였다. 이 도구를 활용하여 다양한 인터랙션 디자인 프로젝트 사례 연구를 진행하였다. 사례연구를 통하여 디자이너들이 기존 디자인 구현 과정에서 겪던 기술적인 어려움들이 MIDAS를 통해 효과적으로 해소함을 알 수 있었다. 본 연구에서 제안하는 프로토타이핑 도구 및 방법은 인터랙티브 제품 디자인 영역 이외에도 인터랙티브 미디어아트, 탠저블 인터페이스와 연관된 인간 컴퓨터 상호작용 (Human Computer Interaction)분야의 교육 및 연구에도 기여 할 수 있을 것으로 기대된다.

  • PDF

웹 환경에서 임베디드 시스템을 이용한 VOC센서 원격 신호 모니터링 시스템 개발 (Developing of VOC sensor Signal Processing System using Embedded System on the Web Environment)

  • 박진관;임해진;남시병
    • 한국산학기술학회논문지
    • /
    • 제12권1호
    • /
    • pp.375-383
    • /
    • 2011
  • 디지털 기술의 눈부신 발전과 인터넷 서비스의 다양화로 인하여 USN 시스템에서 임베디드 웹서버를 이용한 모니터링 시스템에 관한 연구가 활성화 되고 있는 추세이다. USN 시스템 구성 시 무선센서 모듈들을 사용할 경우 센서를 정상적으로 동작시키기 위해 히팅 전력이 필요한 센서에서는 과도한 전력 소모에 의해 효율적이지 못하다. 본 연구에서는 웹 환경에서 임베디드 시스템을 이용한 VOC 센서 신호 원격 모니터링 시스템개발을 목적으로 USN 시스템에서 센서 모듈들로부터 직렬버스 방식으로 오염 데이터 스트림을 처리하는 방법을 제안하였다. 센서 모듈의 전력을 직렬버스 라인과 함께 전력을 공급하도록 반연구적으로 실시간 적인 오염 감시를 할 수 있는 장점을 보유하고 있다. 오염 검출 대상은 페인트와 같은 화학물질에서 다량 검출되는 Toluene가스를 대상으로 하였으며 센서 모듈은 FIGARO사의 TGS-2602 VOC(Volatile Organic Compounds)센서로 구성하고 검출된 신호는 직렬버스 방식인 RS-485를 이용하여 임베디드 웹서버로 전송하였다. 검출된 신호는 사용자가 웹상에서 실시간으로 모니터링 할 수 있도록 하기위하여 VOC 센서 모듈과 임베디드 웹서버(EMPOS-II)를 연동하여 인터넷이 연결되어 있는 어느 곳에서나 유해 물질 검출 여부를 모니터링하고 감시할 수 있는 원격 VOC 센서 신호 모니터링 시스템을 구성하였다.

바이트 평균의 Gray-Scale화를 통한 Signature가 존재하지 않는 멀티미디어 데이터 조각 파일 타입 분류 연구 (Classification of Non-Signature Multimedia Data Fragment File Types With Byte Averaging Gray-Scale)

  • 윤현호;김재헌;조현수;원종은;김견우;조재현
    • 정보보호학회논문지
    • /
    • 제30권2호
    • /
    • pp.189-196
    • /
    • 2020
  • 일반적으로 시그니처와 파일 메타정보가 없는 파편화된 파일은 복구가 어렵다. 특히 멀티미디어 파일은 파편화 가능성이 크고 높은 엔트로피를 가지고 있으므로 현재 시그니처 기반의 카빙으로는 복구하는 것이 거의 불가능하다. 이러한 문제를 해결하기 위해 파편화된 파일에 대한 연구가 진행되고 있지만 멀티미디어 파일에 대한 연구는 부족한 실정이다. 본 논문은 시그니처(Signature)와 파일 메타정보가 없는 파편화된 멀티미디어 파일의 타입을 분류하는 연구이다. 파일 타입에 따라 특정 바이트 값의 빈도 차이를 통해 각 파일 타입의 특징값을 추출하며, 그에 맞는 Gray-Scale 테이블을 설계하고 CNN(Convolutional Neural Networks) 모델을 이용하여 JPG, PNG, H.264, WAV 총 4가지 멀티미디어의 파일 타입을 분류하는 방법을 제시한다. 본 논문을 통해 시그니처와 파일 메타정보가 없는 파편화된 파일 타입의 분류 연구를 촉진하여 다양한 파일의 복구 가능성을 높일 수 있을 것으로 기대된다.

계층 구조에 기반을 둔 스마트 홈 시스템를 위한 스마트 센서 프레임워크의 설계 (A Design of Smart Sensor Framework for Smart Home System Bsed on Layered Architecture)

  • 정원호;김유빈
    • 한국인터넷방송통신학회논문지
    • /
    • 제17권4호
    • /
    • pp.49-59
    • /
    • 2017
  • 스마트 센싱은 사물인터넷과 관련된 다양한 응용에 있어 핵심적인 역할을 하고 있으며, 그 중요성은 인공지능의 발전과 더불어 점점 증가하고 있다. 그러므로 스마트 센서의 중요성은 아무리 강조해도 지나치지 않다고 할 수 있을 것이다. 그러나 스마트 센서 관련 대부분의 연구는 특정 응용 목적, 예를 들면 보안, 에너지 절약, 감시 등에 집중되고 있으며, 미래에 필요할 다양한 유형의 스마트 센서를 효율적으로 구성하는 방법에 관한 연구는 드믄 실정이다. 본 논문에서는 스마트 센서의 효율적 구성을 위한 계층구조를 가진 컴포넌트 기반의 스마트 센서 프레임워크가 제안되고, 스마트 홈으로의 응용이 설계, 구현된다. 제안된 방법은 가까운 미래에 등장할 다양한 유형의 스마트 센서를, 제안된 소프트웨어 프레임워크 상에서 필요한 컴포넌트의 설계 및 개발을 통해 구성 가능하다는 것을 보여주고 있다. 또한 계층 구조를 가지고 있으므로 내부 혹은 외부 계층의 삽입을 통해 스마트 센서의 구성을 확대시킬 수도 있으며, 특히 외부 장치 계층과의 연결을 통해 사물인터넷 응용 서비스의 설계 시, 내부 혹은 외부 모듈별 독립적인 설계가 가능하다는 장점을 가진다. 제안된 방법을 사용하여 소규모 스마트 홈 시스템이 설계 구현되었으며, 외부의 서버와 연결되어 다수의 스마트 홈을 수용, 관리할 수 있는 홈 클라우드까지 설계 구현되었다. 각 계층의 컴포넌트들을 개발, 추가함으로써, 스마트 카, 스마트 빌딩, 스마트 팩토리 등, 그 응용의 폭을 효율적으로 확대할 수 있을 것이다.

사용자 검색목적을 포함한 검색엔진 인터페이스에 관한 연구 (A Study about Search Engine Interface Design including User's Search Goal)

  • 진범석;지용구
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2008년도 학술대회 2부
    • /
    • pp.304-309
    • /
    • 2008
  • 정보기술이 발달함으로써 우리 주변에 둘러싼 거의 모든 정보는 디지털 정보로 데이터베이스화되어 정보에 대한 접근성(Accessibility)을 높여 정보화 시대를 이루게 되었다. 하지만 무한의 정보 속에서 사용자가 자신에게 필요한 정보를 선별하는데 있어서 어려움이 뒤따르며, 어떠한 정보가 중요하고, 어떠한 정보가 중요하지 않은지 판단하기란 쉽지 않게 되었다. 따라서 데이터베이스에 저장되어 있는 필요한 정보를 쉽고 정확하게 검색하여 사용자들에게 제공함으로써 정보에 대한 접근성과 활용 가능성을 높이고자 검색엔진의 필요성이 증가되었다. 본 연구는 사용자의 검색목적과 검색엔진 인터페이스 디자인 요소간의 관련성 분석을 통해 검색엔진의 활용성을 높임과 동시에 검색엔진의 사용편의성과 사용자 만족도를 향상시키기 위한 검색엔진 인터페이스 디자인 방안 제시를 목표로 하고 있다. 본 연구에서는 사용자들의 검색목적 유형과 검색엔진 인터페이스의 형태를 분류하고 서로 간의 관련성을 분석하였다. 이를 통해 사용자의 검색목적에 따라 각각의 검색엔진 인터페이스 디자인 시에 중요한 인터페이스 속성을 파악하였으며, 인터페이스 속성과 중요도를 이용하여 사용자의 검색목적에 적합한 검색엔진 인터페이스 디자인과 효과적인 광고 사용에 대한 방안을 제시하였다. 결과적으로 본 연구에서 제시된 검색엔진 인터페이스는 사용자들에게 보다 효율적으로 정보를 검색할 수 있는 이점을 제공하며, 다양한 사용자층을 포함하여 궁극적으로 검색엔진의 활용도를 높일 수 있을 것이다.

  • PDF

새로운 구조의 전가산기 캐리 출력 생성회로 (A New Structural Carry-out Circuit in Full Adder)

  • 김영운;서해준;한세환;조태원
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.1-9
    • /
    • 2009
  • 가산기는 기본적인 산술 연간 장치로써, 산술 연산 시스템 전체의 속도 및 전력소모에 결정적인 역할을 한다. 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본적인 요소이다. 주 논문에서는 기존의 모듈 I과 모듈III를 거쳐 출력 Cout을 갖는 XOR-XNOR 구조와는 달리 모듈 I을 거치지 않고 입력 A, B, Cin에 의해 모듈III를 거쳐 출력 Cout을 갖는 새로운 구조를 이용한다. 최대 5단계의 지연단계를 2단계로 줄인 전가산기를 제안한다. 따라서 Cout 출력속도가 향상되어 리플캐리 가산기와 같은 직렬연결의 경우 더욱 좋은 성능을 나타내고 있다. 제안한 1Bit 전가산기는 static CMOS, CPL, TFA, HPSC, TSAC 전가산기에 비해 좋은 성능을 가지고 있다. 가장 좋은 성능을 나타내는 기존의 전가산기에 비해 4.3% 향상된 지연시간을 가지며 9.8%의 향상된 PDP 비율을 갖는다. 제안한 전가산기 회로는 HSPICE 툴을 이용하여 $0.18{\mu}m$ CMOS 공정에서 전력소모 및 동작속도를 측정하였으며 공급전압에 따른 특성을 비교하였다.