• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1448-1452
• /
• 2004

비정질실리콘은 빛을 받으면 자유전자와 자유정공이 무수히 발생하여 전류 또는 전압의 형태로 나타나는 광전변환 재료이다. 이를 광다이오드로 사용하기 위해서는 금속 박막(Thin film)과 결합하여 쇼트키 다이오드로 만드는 기술이 효과적이다. 본 연구에서는 광다이오드의 신뢰성 및 특성을 개선하기 위하여 크롬실리사이드를 기존의 방식과 달리 하부 전극으로 크롬금속 박막을 증착한 후 그 위에 사일렌(SiH4)가스를 사용해서 PECVD (Plasma Enhanced Chemical Vapor Deposition) 진공 증착장비로 최적의 비정질실리콘 박막을 얇게 (100$\AA$) 만들어 열처리를 통하여 크롬실리사이드 박막을 형성 한 후 광다이오드 소자를 제조한다. 이렇게 형성된 크롬실리사이드 광 다이오드를 사용하여 암전류와 광전류를 측정찬 결과 기존의 방식보다 우수한 성능이 나타났고, 공정도 단순화 할 수 있었으며 그리고 신뢰성도 개선되었다.

• 한국산학기술학회논문지
• /
• 제7권6호
• /
• pp.1056-1063
• /
• 2006

10 nm-Ni/l nm-Ir(poly)Si과 10 nm-$Ni_{50}Co_{50}$/(poly)Si 구조의 박막을 열증착기로 준비하고 쾌속열처리기로 40초간 $300{\sim}1200^{\circ}C$ 온도 범위에서 실리사이드화 시켰다. 이들의 실리사이드 온도에 따른 면저항, 미세구조와 두께, 생성상, 화학조성과 표면조도의 변화를 사점면저항 측정기와 이온빔현미경, X선 회절기, 오제이 분석기, 주사탐침현미경을 써서 확인하였다. Ir과 Co의 혼입에 따라 기존의 $700^{\circ}C$에 한정된 NiSi에 비해 단결정, 다결정 실리콘 기판에서의 저저항 안정 구간이 각각 $1000^{\circ}C$, $850^{\circ}C$로 향상되었다. 이때의 실리사이드층의 두께도 20$\sim$50 nm로 나노급 공정에 적합하였다. Ir과 Co의 첨가는 단결정 기판에서의 니켈실리사이드의 고저항 $NiSi_2$로의 변태를 방지하였고, 다결정 기판에서 고온에서의 고저항은 고저항 상의 출현과 실리콘층과의 혼합과 도치현상이 발생한 것이 이유였다. Ir의 첨가는 특히 최종 실리사이드 표면온도를 3 nm 이내로 유지시키는 장점이 있었다 Ir과 Co를 첨가한 니켈실리사이드는 기존의 니켈실리사이드의 열적 안정성을 향상시켰고 나노급 디바이스에 적합한 물성을 가짐을 확인하였다.

• 한국결정성장학회지
• /
• 제28권6호
• /
• pp.235-242
• /
• 2018

$Y_2O_3$를 소결조제로 사용한 질화알루미나(AlN)에 다양한 소결조건과 MgO의 도핑이 고온전기전도도의 특성에 대해 미치는 영향에 대해 연구하였다. MgO를 도핑 하였을 때, 2차상으로 스피넬과 페로브스카이트 상이 생성되었고, 이는 전기적 특성에 영향을 끼쳤다. 고온 임피던스를 분석한 결과 MgO의 도핑은 AlN 입내의 활성화 에너지와 전기전도도의 감소를 보이는 반면에, 입계의 경우에는 활성화 에너지와 전기전도도의 증가를 보였다. 이는 저항이 높은 비정질의 액상이 입계에 형성되거나, Mg의 석출에 의하여 쇼트키 장벽이 높아졌기 때문으로 예상된다. MgO가 도핑된 AlN을 어닐링 한 경우에는 어닐링 하지 않은 경우에 비하여, 활성화 에너지와 전기전도도가 더욱 증가하는 것을 볼 수 있었다. 이러한 결과는 $1500^{\circ}C$에서 어닐링을 통하여 미세구조분석에서 보이는 바와 같이 Mg 이온이 입계에서 입내로 확산된 때문으로 예상된다.

• 한국재료학회지
• /
• 제19권2호
• /
• pp.61-67
• /
• 2009

Electrolessly deposited Co (Re,P) was investigated as a possible capping layer for Cu wires. 50 nm Co (Re,P) films were deposited on Cu/Ti-coated silicon wafers which acted as a catalytic seed and an adhesion layer, respectively. To obtain the optimized bath composition, electroless deposition was studied through an electrochemical approach via a linear sweep voltammetry analysis. The results of using this method showed that the best deposition conditions were a $CoSO_4$ concentration of 0.082 mol/l, a solution pH of 9, a $KReO_4$ concentration of 0.0003 mol/l and sodium hypophosphite concentration of 0.1 mol/L at $80^{\circ}C$. The thermal stability of the Co (Re,P) layer as a barrier preventing Cu was evaluated using Auger electron spectroscopy and a Scanning calorimeter. The measurement results showed that Re impurities stabilized the h.c.p. phase up to $550^{\circ}C$ and that the Co (Re,P) film efficiently blocked Cu diffusion under an annealing temperature of $400^{\circ}C$ for 1hr. The good barrier properties that were observed can be explained by the nano-sized grains along with the blocking effect of the impurities at the fast diffusion path of the grain boundaries. The transformation temperature from the amorphous to crystal structure is increased by doping the Re.

• 대한전자공학회논문지SD
• /
• 제38권11호
• /
• pp.771-780
• /
• 2001

ULSI급 CMOS 소자를 개발, 제작하고 또한 그것의 전기적 특성을 정확히 분석하기 위해서는 공정 및 소자 시뮬레이터의 사용이 필수적이다. 대면적 몬테 카를로 시뮬레이션 결과가 다차원 소자 시뮬레이터의 입력으로 사용되려면 과도한 입자수의 증가로 비효율성을 띄게 된다. 본 논문에서는 이러한 문제를 해결하기 위해 3차원 몬테 카를로 이온 주입 시뮬레이터인 TRICSI 코드를 이용하여 물리적으로 타당하며 또한 효율적으로 시뮬레이션 입자 수를 증가시켜 대면적 이온 주입시의 3차원 통계 분포의 잡음 영역을 최소화하는 방법을 제안하였다. 후속 공정인 열확산 공정이나 RTA(급속 열처리) 공정의 확산 방정식을 푸는 경우 발산을 막기 위해 몬테 카를로 시뮬레이션 결과의 통계 분포에 대한 후처리 과정으로 3차원 셀을 이용한 보간 알고리듬을 적용하였다. 시뮬레이션 수행 결과 가상 궤적 발생법(split-trajectory method)만을 사용한 것에 비해 계산 시간은 2배로 늘이지 않는 범위에서 10배 이상의 이온 입자 생성 분포를 얻을 수 있다.

• 센서학회지
• /
• 제8권3호
• /
• pp.283-290
• /
• 1999

본 연구에서는 고효율 단결정 실리콘 태양전지의 제작방법인 PERL방식을 사용하여 비저항이 $0.1{\sim}2{\Omega}{\cdot}cm$을 갖는 (100)면의 p형실리콘 기판으로 $n^+/p/p^+$ 접합의 태양전지를 제작하였다. 이를 위해 웨이퍼의 절단, KOH을 사용한 역피라미드 모양으로의 에칭, 인과붕소의 도핑, 반사방지막과 전극의 증착 및 열처리 등의 공정을 행하였다. 이때 소자표면의 광학적인 특성과 도핑농도가 저항값에 미치는 영향을 조사하고, Silvaco로 $n^+$도핑에 대한 확산 깊이와 도핑농도를 시뮬레이션하여 측정치와 비교하였다. AM(air mass) 1.5 조건하에서 입사되는 빛의 세기가 $100\;mW/cm^2$인 경우의 단락전류는 43 mA, 개방전압은 0.6 V, 그리고 충실도는 0.62였다. 이때 제작된 태양전지의 광전변환효율은 16%였다.

• 마이크로전자및패키징학회지
• /
• 제28권3호
• /
• pp.9-15
• /
• 2021

최근 반도체 소자의 소형화는 물리적 한계에 봉착했으며, 이를 극복하기 위한 방법 중 하나로 반도체 소자를 수직으로 쌓는 3D 패키징이 활발하게 개발되었다. 3D 패키징은 TSV, 웨이퍼 연삭, 본딩의 단위공정이 필요하며, 성능향상과 미세피치를 위해서 구리 본딩이 매우 중요하게 대두되고 있다. 본 연구에서는 대기중에서의 구리 표면의 산화방지와 저온 구리 본딩에 티타늄 나노 박막이 미치는 영향을 조사하였다. 상온과 200℃ 사이의 낮은 온도 범위에서 티타늄이 구리로 확산되는 속도가 구리가 티타늄으로 확산되는 속도보다 빠르게 나타났고, 이는 티타늄 나노 박막이 저온 구리 본딩에 효과적임을 보여준다. 12 nm 티타늄 박막은 구리 표면 위에 균일하게 증착되었고, 표면거칠기(R_q)를 4.1 nm에서 3.2 nm로 낮추었다. 티타늄 나노 박막을 이용한 구리 본딩은 200℃에서 1 시간 동안 진행하였고, 이후 동일한 온도와 시간 동안 열처리를 하였다. 본딩 이후 측정된 평균 전단강도는 13.2 MPa이었다.

• 마이크로전자및패키징학회지
• /
• 제28권4호
• /
• pp.41-45
• /
• 2021

본 연구에서는 멤리스터 소자의 높은 신뢰성을 확보하기 위해 소자 제작 단계에서 30 nm 두께의 ZrO₂ 금속산화물 박막 위 국부영역에 리튬 filament seed 층을 패턴하여 작은 이온반경의 리튬이온을 저항변화 주체로 활용하는 멤리스터 소자를 구현하였다. 패턴 된 리튬 filament seed 대비 다양한 상부전극의 면적을 적용하여 멤리스터-커패시턴스 병렬 구조의 이온형 저항변화 소자에서 커패시턴스가 filament type 저항변화 특성에 미치는 영향을 조사하고자 하였다. 이를 위해 ZrO₂ 박막 위에 5 nm 두께, 5 ㎛ × 5 ㎛ 면적의 리튬 filament seed 증착 후 50 ㎛, 100 ㎛ 직경의 상부전극을 증착, 리튬 메탈의 확산을 위한 250℃ 열처리 전 후 샘플에서 저항변화 특성을 확인하였다. 열확산에 의해 형성된 전도성 filament의 경우 전압에 의한 제어가 불가함을 확인하였으며, 전압에 의해 형성된 filament만이 electrochemical migration에 의한 가역적 저항변화 특성 구현이 가능한 것을 확인하였다. 전압에 의한 filament 형성 시 병렬로 존재하는 커패시턴스의 크기가 filament의 형성 및 소실에 중요한 인자임을 확인하였다.

• 한국재료학회지
• /
• 제1권3호
• /
• pp.125-131
• /
• 1991

pMOS소자의 $p^{+}$게이트 전극으로 다결정실리콘과 비정질실리콘을 사용하여 고온의 열처리 공정에 따른 붕소이온의 침투현상을 high frequency C-V plot, Constant Current Stress Test(CCST), Secondary Ion Mass Spectroscopy(SIMS) 및 Transmission Electron Microscopy(TEM)를 이용하여 비교하였다. C-V plot분석 결과 비정질실리콘 게이트가 다결정실리콘 게이트에 비해 flatband전압의 변화가 작게 나타났으며, 게이트 산화막의 절연파괴 전하밀도에서는 60~80% 정도 향상된 값을 나타내었다. 비정질실리콘 게이트는 증착시 비정질로 형성되는 구조로 인한 얇은 이온주입 깊이와 열처리 공정시 다결정실리콘에 비교하여 크게 성장하는 입자 크기 때문에 붕소이온의 침투 경로가 되는 grain boundary를 감소시켜 붕소이온 확산을 억제한 것으로 생각된다. Electron trapping rate와 flatband 전압 변화와의 관계에 대하여 고찰하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.26-26
• /
• 2009

Vertically aligned arrays of mm-long multi-walled carbon nanotubes (MWCNTs) on Si substrates have been synthesized by water-assisted thermal chemical vapor deposition (CVD). The growth of CNTs was investigated by changing the experimental parameters such as growth temperature, growth time, gas composition, annealing time, catalyst thickness, and Al underlayer thickness. The 0.5-nm-thick Fe served as catalyst, underneath which Al was coated as a catalyst support as well as a diffusion barrier on the Si substrate. We grew CNTs by adding a little amount of water vapor to enhance the activity and the lifetime of the catalyst. Al was very good at producing the nm-size catalyst particles by preventing "Ostwald ripening". The Al underlayer was varied over the range of 15~40 nm in thickness. The optimum conditions for the synthesis parameters were as follows: pressure of 95 torr, growth temperature of $815^{\circ}C$, growth for 30 min, 60 sccm Ar + 60 sccm $H_2$ + 20 sccm $C_2H_2$. The water vapor also had a great effect on the growth of CNTs. CNTs grew 5.03 mm long for 30 min with the water vapor added while CNTs were 1.73 mm long without water vapor at the same condition. As-grown CNTs were characterized by using scanning electron microscopy (SEM), high resolution transmission electron microscopy (HRTEM), and Raman spectroscopy. High-resolution transmission electron microscopy showed that the as-grown CNTs were of ~3 graphitic walls and ~6.6 nm in diameter.