• 한국전자통신학회논문지
• /
• 제16권6호
• /
• pp.1053-1058
• /
• 2021

본 논문은 능동소자에 인가되는 게이트 바이어스 전압을 가변하여 X-, K- 및 Ka-대역 신호를 선택적으로 변환할 수 있는 다중대역 혼합기를 제안하였다. 제안한 다중대역 혼합기는 LO 전력 +6 dBm으로 구동하였고 X-대역의 경우, 게이트 바이어스 전압 -0.8 V에서 변환손실 -10 dB 특성, K-대역에서 게이트 바이어스 전압 -0.3 V에서 변환손실 -9 dB 특성, Ka-대역에서는 게이트 바이어스 전압 -0.2 V에서 변환손실 -7.0 dB 특성을 나타내었다. 모든 대역에서 1-dB 압축점 (P1dB)은 +0.5 dBm 특성을 나타내었다.

• 한국통신학회논문지
• /
• 제29권10A호
• /
• pp.1223-1229
• /
• 2004

본 논문에서 ETRI 0.5$\mu\textrm{m}$ MESFET 라이브러리 공정을 이용하여 동작 주파수 5GHz대 저전압구동 가변이득 저잡음 증폭기 MMIC를 설계 및 제작하였다. 이 저잡음 증폭기는 HIPERLAN/2의 Adaptive Antenna Arrays와 함께 사용할 수 있도록 이득조절이 가능하도록 설계하였다. 가변이득 저잡음 증폭기는 2단 캐스케이드 구조이며, 게이트전압에 따라 채널저항이 제어되는 증가형 MESFET과 저항으로 구성된 부귀환 회로를 제안하였다. 제작된 가변이득 저잡음 증폭기의 측정값은 $V_{DD}$ =1.5V, $V_{GG1}$=0.4V, $V_{GG2}$=0.5V일때 5.5GHz의 중심 주파수, 14.7dB의 소신호 이득, 10.6dB의 입력 반사손실, 10.7dB의 출력 반사손실, 14.4dB의 가변이득, 그리고 잡음지수 2.98dB이다. 또한, 가변이득 저잡음 증폭기는 -19.7dBm의 입력 PldB, -10dBm의 IIP3, 52.6dB의 SFBR, 그리고 9.5mW의 전력을 소비한다.다.다.

• 전자공학회논문지 IE
• /
• 제45권2호
• /
• pp.1-5
• /
• 2008

본 연구에서는 SOI MOSFET를 hot carrier 현상에 의한 RF 성능 저하를 측정 분석하였다. $V_{GS}=0.8V$, f=2.5GHz에서 설계되어 진 LNA의 이득은 16.51dB이고 잡음지수는 1.195dB였다. SOI에서 스트레스 후에는 LNA의 이득과 잡음지수가 스트레스전보다 각각 15.3dB, 1.44dB로 변화하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.983-986
• /
• 2003

This paper describes a 2.5V 80dB 360MHz CMOS VGA. A new variable degeneration resistor is proposed where the dc voltage drop over the degeneration resistor is minimized and employed in designing a low-voltage and high-speed CMOS VGA. HSPICE simulation results using a 0.25${\mu}{\textrm}{m}$ CMOS process parameters show that the designed VGA provides a 3dB bandwidth of 360MHz and a 80dB gain control range in 2dB step. Gain errors are less than 0.4dB at 200MHz and less than 1.4dB at 300MHz. The designed circuit consumes 10.8mA from a 2.5V supply and its die area is 1190${\mu}{\textrm}{m}$$\times$360${\mu}{\textrm}{m}$.

• 대한전자공학회논문지TE
• /
• 제39권4호
• /
• pp.409-412
• /
• 2002

IMT-2000 전 대역(1920∼2170MHz, BW=250MHz)에서 사용되는 중계기용 2단 저잡음 증폭기를 설계하였다. Ansoft사의 Serenade를 이용하여 첫째 단 PHEMT의 소스와 접지간 source lead의 인덕턴스 값을 최적화하여 기판 선고로 등가화하고, 첫째 단의 잡음 정합은 물론 각 단의 정합회로가 간단하도록 high pass 구조로 설계하였다. 바이어스 회로는 단일 능동회로로 구성하였고, 인가전압은 8V, 총 전류는 180mA이다. 이때, 첫째 단 PHEMT의 Vgs = -0.4V, Vds = 4V이고, 둘째 단 AH1의 Vds = 5V이다. 상업화가 가능하도록 설계 기준을 정하여 제작되었고, 측정 결과 이득은 20dB, NF는 1dB, 입력 VSWR은 1.14∼l.3dB, P1dB는 22.4dBm, gain flatness는 ±0.45dB로 상업용 저잡음 증폭기로 사용될 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.229-232
• /
• 2001

Modified Materka-Kacprzak 대신호 MESFET(Metal Semiconductor Field Effect Transistor) model을 사용하여 4H-SiC MESFET의 대신호 모델링을 수행하였다. Silvaco사의 소자 시뮬레이터인 ATLAS를 사용하여 4H-SiC MESFET 소자 시뮬레이션을 수행하고, 이 절과를 modified Materka 대신호 모델을 사용하여 모델링 하였다. 시뮬레이션 및 모델링 결과는 -8V의 pinch off 전압과 V/sub GS=0V, V/sub DS=25V에서 I/sub DSS=270㎃/㎜, G/sub m=45㎳/㎜를 얻을 수 있었고, 진력 특성 시뮬레이션을 통해 2㎓, V/sub GS=-4V, V/sub DS=25V에서 1()dB의 Gain과 34dBm(1dB compression point)의 출력전력, 7.6W/㎜의 전력밀도, 37%의 PAE(power added efficiency)를 얻을 수 있었다.

• Korean Journal of Mathematics
• /
• 제18권4호
• /
• pp.335-342
• /
• 2010

Let D be an integral domain with quotient field K,$\mathcal{I}(D)$ be the set of nonzero ideals of D, and $w$ be the star-operation on D defined by $I_w=\{x{\in}K{\mid}xJ{\subseteq}I$ for some $J{\in}\mathcal{I}(D)$ such that J is finitely generated and $J^{-1}=D\}$. The D is called a Pr$\ddot{u}$fer $v$-multiplication domain if $(II^{-1})_w=D$ for all nonzero finitely generated ideals I of D. In this paper, we show that D is a Pr$\ddot{u}$fer $v$-multiplication domain if and only if $(A{\cap}(B+C))_w=((A{\cap}B)+(A{\cap}C))_w$ for all $A,B,C{\in}\mathcal{I}(D)$, if and only if $(A(B{\cap}C))_w=(AB{\cap}AC)_w$ for all $A,B,C{\in}\mathcal{I}(D)$, if and only if $((A+B)(A{\cap}B))_w=(AB)_w$ for all $A,B{\in}\mathcal{I}(D)$, if and only if $((A+B):C)_w=((A:C)+(B:C))_w$ for all $A,B,C{\in}\mathcal{I}(D)$ with C finitely generated, if and only if $((a:b)+(b:a))_w=D$ for all nonzero $a,b{\in}D$, if and only if $(A:(B{\cap}C))_w=((A:B)+(A:C))_w$ for all $A,B,C{\in}\mathcal{I}(D)$ with B, C finitely generated.

• 한국통신학회논문지
• /
• 제27권5C호
• /
• pp.522-529
• /
• 2002

GaAs pHEMT 기술로 V-band 수신단 각 MMIC 회로들을 설계 제작하였다. 또한 이를 집적하여 V-band downconverter module을 제작하였다. 제작된 downconverter는 24 dBm의 출력을 내는 LO 구동 전력 증폭기, 20dB의 소신호 이득을 가지는 저잡음증폭기, -1.6dBm의 출력을 내는 active parallel type의 발진기, 6 dB 이상의 변환이득 특성을 나타내는 cascode type의 혼합기로 구성되어 있다. 이처럼 혼합기의 우수한 변환이득 특성은 밀리미터파 대역에서 변환 이득 특성을 키우기 위해 반드시 필요한 거대한 IF buffer amplifier의 필요를 없애 주었다. 완성된 downconverter module의 측정결과 별도의 IF buffer amplifier없이 57.5 GHz와 61.7 GHz 사이에서 20 dB 이상의 높은 변환이득을 얻을 수 있었다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.29-35
• /
• 2016

집적광학 $Ti:LiNbO_3\;1{\times}2$ Y-fed Balanced-Bridge 마하젠더 간섭기(YBB-MZI) 구조에 다이폴 패치 아테나를 적용해서 $1.3{\mu}m$ 파장대역에서 동작하는 전계센서를 구현하였다. BPM 전산모사를 통해서 소자 설계 및 동작성능을 검증하였고, $1.3{\mu}m$ 파장대역에서 ~16.6 V 스위칭전압과 이에 대응해서 소멸비는 ~14.7 dB로 측정되었다. 10 MHz, 50 MHz 각각의 주파수에서 감지 가능한 최소 전계는 1.12 V/m, 3.3 V/m로 측정 되었으며, 이에 대응되는 각 주파수에서 ~22 dB, ~18 dB의 다이나믹 범위가 측정되었다. 제작된 센서는 0.29~29.8 V/m 범위의 전계세기에 대해서 선형응답 특성을 나타내었다.

• 대한수학회보
• /
• 제58권1호
• /
• pp.31-46
• /
• 2021

Let a and b be positive integers, and let V (G), ��(G), and ��2(G) be the vertex set of a graph G, the minimum degree of G, and the minimum degree sum of two non-adjacent vertices in V (G), respectively. An even [a, b]-factor of a graph G is a spanning subgraph H such that for every vertex v ∈ V (G), dH(v) is even and a ≤ dH(v) ≤ b, where dH(v) is the degree of v in H. Matsuda conjectured that if G is an n-vertex 2-edge-connected graph such that $n{\geq}2a+b+{\frac{a^2-3a}{b}}-2$, ��(G) ≥ a, and ${\sigma}_2(G){\geq}{\frac{2an}{a+b}}$, then G has an even [a, b]-factor. In this paper, we provide counterexamples, which are highly connected. Furthermore, we give sharp sufficient conditions for a graph to have an even [a, b]-factor. For even an, we conjecture a lower bound for the largest eigenvalue in an n-vertex graph to have an [a, b]-factor.