• 한국통신학회논문지
• /
• 제22권2호
• /
• pp.334-343
• /
• 1997

칼러 텔레비젼에서 기준 백색은 CPT(color picture tube)의 RGB 세 빔 전류를 조절함으로써 설정되며, 이들 빔 전류비는 RGB 비디오 증폭기의 이득비를 조정함으로써 조절된다. 일반적으로 전자총의 빔 전류 밀도 프로파일은 가우스 분포를 가지며, RGB 각 채널 증폭기의 이득과 대역폭의 곱은 일정하다. 따라서 스크린상의 밝기와 공간 해상도는 수상기의 기준 백색 설정에 따라 달라진다. 본 논문에서는 칼라 텔레비젼의 기준 백색 설정시에 RGB 전류비가 밝기에 미치는 영향과 비디오 증폭기의 이득 및 전류 밀도 분포에 따른 영상 경계 부분에서의 열화 정도를 이론적으로 해석하였다. 해석 결과 기준 백색의 색 온도 증가에 따라 Helmholtz-Kohlrausch 현상에 의해 밝기가 증가하고, RGB 증폭기의 이득비 편차가 작을수록 스크린상의 공간 밝기 분포의 상승거리는 감소하는 경향이 있음을 밝혔다. 또한 본 해석에 근거하여 P22 형광체에 대하여 더 밝으면서도 해상도를 높일 수 있는 기준 백색의 설정 가능한 범위를 제시하였다.

• 대한전자공학회논문지SP
• /
• 제48권5호
• /
• pp.96-101
• /
• 2011

Capon 알고리듬은 지향방향에 대하여 일정한 이득을 유지하면서 배열의 출력을 최소화 시키므로 FM (Fourier method) 알고리듬에 비하여 우수한 분해능 (resolution)을 제공한다. 그러나 Capon 알고리듬의 DoA (Direction of Arrival) 추정 성능은 입사 신호의 SNR (signal-to-noise ratio)이 낮은 경우 급격히 저하되는 문제가 있어 신호원들의 입사각이 유사한 경우 각각의 신호원을 구분하지 못하는 문제가 있다. 본 논문에서는 Capon 알고리듬에서 사용되는 공분산 역행렬의 원소를 제거하는 기법을 이용하여 수신 신호의 SNR이 낮은 환경에서 보다 나은 분해능을 제공하는 개선 방안을 제안한다.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.122-133
• /
• 2013

올-디지털 위상 고정 루프에 사용되는 고해상도 위상-디지털 변환기 설계에 있어서, 위상-주파수 검출기와 시간-디지털 변환기로 이루어진 위상-디지털 변환기에 활용될 수 있는 간단한 구조의 아비터 기반 위상 결정 회로를 제안한다. 제안한 위상 결정 회로는 기존에 개발된 위상 결정 회로보다 적은 전력소모와 보다 작은 입력-출력 지연 시간을 가지면서도 두 펄스 사이의 매우 작은 위상 차이도 구별할 수 있다. 제안한 위상 결정 회로는 130um CMOS 공정을 사용하여 구현되었고, 트랜지스터 레벨에서 시뮬레이션으로 검증되었다. 제안한 위상 결정 회로를 이용한 오프셋과 데드존이 없는 5비트의 위상-디지털 변환기도 검증되었다. 또한 배수주기 고정 문제가 없고 위상 오프셋이 매우 적은 지연 고정 루프를 제안하였다. 제안한 지연 고정 루프는 위상-디지털 변환기의 해상도를 PVT 변화에 무관하게 항상 원하는 대로 정확히 고정시키는 용도로 활용된다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.152-159
• /
• 2004

본 연구에서는 Bi-DMOS 기술을 이용하여 SMPS용 고내압 스윗칭 전력소자 내장형 one-chip PWM IC를 설계하였다. 기준전압회로는 다양한 온도와 공급전압의 변화에도 일정한 전압(5V)을 발생시킬 수 있도록 설계하였고, 오차 증폭기의 경우, 높은 dc gain$({\simeq}65.7db)$, unity frequency$({\simeq}189Khz)$, 적절한 $PM({\simeq}76)$를 가지면서 높은 입력저항을 갖도록 설계하였다. 비교기는 2단 구성으로 설계를 하였고, 삼각파 발생회로 경우, 외부 저항과 캐패시터를 이용해서 발진 주파수(20K), output swing 폭(3.5V)을 갖는 삼각파를 발생시켰다. 스윗칭 파워소자는 SOI 기판을 사용하고, 확장 드레인 영역의 길이와 도핑 농도를 적절히 조정, 350V급 내압을 갖는 n-LDMOSFET을 설계 하였다. 최종적으로, layout은 각 소자에 대한 디자인 룰(2um 설계 룰)을 설정하였고, Bi-DMOS 공정 기술을 바탕으로 PWM IC 회로와 n-LDMOSFET one-chip IC를 설계하였다.

• 한국인터넷방송통신학회논문지
• /
• 제10권4호
• /
• pp.137-143
• /
• 2010

본 논문은 채널에서 발생되는 진폭과 위상 찌그러짐을 보상하기위한 MCMA (Modified Constant Modulus Algorithm)의 비용 함수에서 weighting factor에 의한 자기 적응 등화의 성능을 비교한 것이다. MCMA 는 기존 방식인 CMA 의 비용 함수를 개선하여 등화기의 출력에서 진폭과 위상에 대한 오차 함수를 최소화할 수 있으며, 이때 weighting factor 의 값이 이용된다. 등화기의 성능을 비교할 때 initial state와 steady state로 분류하고 미리 정해진 레벨까지의 수렴 시간과 수렴 속도 및 안정된 등화 상태를 나타내며, 이들은 weighting factor에 의해 결정된다. 컴퓨터 시뮬레이션을 통하여 weighting factor에 따라 이들 2 가지 state 에 대한 각각 상이한 결과를 확인할 수 있었다. 본 결과를 이용하여 사용되는 통신 채널의 환경에 따라 weighting factor 값을 적절히 선택한다면 고품질의 디지털 정보 전송이 가능하게 될 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.229-235
• /
• 2001

Si₃N₄/SiO₂/Si₃N₄ 멤브레인에 의해 실리콘 기판으로부터 열차단된 비냉각 초전형 박막 (Ba,Sr)TiO₃ 적외선 검지기를 제작하고, 적외선 검지기의 특성을 논의하였다. 25℃의 공기중에서 쵸핑주파수가 1 ㎐일 때 적외선 검지기는 약 168.8 V/W의 비교적 높은 전압 감응도를 나타내었으나, 매우 작은 신호대잡음비 때문에 약 2.6×10⁴㎝·㎐/sup 1/2//W의 낮은 비검지도를 나타내었다. 또한 출력파형의 쵸핑주파수 및 온도 의존성에 대한 정성적인 해석으로부터 적외선 검지기의 열잡음전압 및 열시정수가 모두 상당히 크다는 것을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제22권1호
• /
• pp.47-58
• /
• 2011

MTI 필터는 대부분의 레이더 신호 처리에서 클러터로부터 표적을 분리하는데 이용된다. CFAR 검파 전 클러터를 제거됨으로써 탐지 성능이 개선될 수 있다. 레이더 시스템을 설계할 때, 일반적으로 설계자는 평균 SNR과 CNR을 고려하고 MTI 필터의 주파수 응답에 의한 영향은 포함되지 않는다. 실제의 경우, 클러터를 포함한 신호들이 필터를 통과할 때, SNR은 표적 속도에 따라 크게 변화하고, CNR 역시 클러터 중심 속도와 스펙트럼 퍼짐에 따라 변화하게 된다. 본 논문에서는 MTI 필터의 주파수 응답과 표적의 속도와 클러터의 스펙트럼 특성 간의관계를 유도하였다. 필터 출력의 SNR과 CNR의 변화에 의한 CFAR 탐지 성능을 시뮬레이션을 통해 분석하였고, 성능에 미치는 영향을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권8호
• /
• pp.1759-1764
• /
• 2012

본 논문은 CCD 센서의 스캔 이미지 향상을 위해 쉐이딩 보정 알고리듬을 이용한 FPGA 설계 및 구현에 관한 연구이다. 쉐이딩 보정 기법은 룩업테이블(LUT)을 적용한다. 향상된 이미지 스캔을 위하여 CCD 센서의 모든 픽셀에 대한 히스토그램 최대값 및 최소값을 구하고, 균일한 히스토그램 값을 갖도록 오프셋 데이터의 쉐이딩 보정 LUT를 생성한다. 스캔 과정에서 센서의 출력은 보정된 LUT값으로 변환되고 LUT 변환 처리는 FPGA로 구현하여 실시간처리가 가능하도록 한다. 구현 시스템을 사용하여 실험한 결과 2.4ms 이하의 스캔 타이밍을 충족 할 수 있다. 제안시스템은 낮은 성능의 프로세서 기반에서 저비용 및 실시간 향상된 이미지 스캔이 가능하다.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.302-312
• /
• 2012

본 논문에서는 UHF RFID 태그 칩용 512bit EEPROM의 저면적 설계 기술과 고신뢰성 기술을 제안하였다. 저면적회로는 디코딩 로직(decoding logic)을 단순화한 WL 구동 회로, BGR 회로 대신 저항 분배기(resistor divider)를 이용한 VREF 발생회로이다. Magnachip $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 512bit EEPROM IP의 레이아웃 크기는 $59.465{\mu}m{\times}366.76{\mu}m$으로 기존 회로를 사용한 EEPROM 대비 16.7% 줄였다. 그리고 쓰기 모드(write mode)를 빠져나올 때 DC-DC 변환기(converter)에서 출력되는 부스팅된 출력전압을 VDDP(=3.15V)로 방전시키는 대신, 공통접지(common ground)인 VSS로 방전시키는 방식을 제안하여 VDDP 전압을 일정하게 유지함으로써 5V 소자가 파괴되는 문제를 해결하였다.

• Journal of Power Electronics
• /
• 제17권1호
• /
• pp.222-231
• /
• 2017

In this paper, a new architecture for a cost-effective power conditioning systems (PCS) using a single-sourced asymmetric cascaded H-bridge multilevel inverter (MLI) for photovoltaic (PV) applications is proposed. The asymmetric MLI topology has a reduced number of parts compared to the symmetrical type for the same number of voltage level. However, the modulation index threshold related to the drop in the number of levels of the inverter output is higher than that of the symmetrical MLI. This problem results in a modulation index limitation which is relatively higher than that of the symmetrical MLI. Hence, an extra voltage pre-regulator becomes a necessary component in the PCS under a wide operating bias variation. In addition to pre-stage voltage regulation for the constant MLI dc-links, another auxiliary pre-regulator should provide isolation and voltage balance among the multiple H-bridge cells in the asymmetrical MLI as well as the symmetrical ones. The proposed PCS uses a single-ended DC-DC converter topology with a coupled inductor and charge-pump circuit to satisfy all of the aforementioned requirements. Since the proposed integrated-type voltage pre-regulator circuit uses only a single MOSFET switch and a single magnetic component, the size and cost of the PCS is an optimal trade-off. In addition, the voltage balance between the separate H-bridge cells is automatically maintained by the number of turns in the coupled inductor transformer regardless of the duty cycle, which eliminates the need for an extra voltage regulator for the auxiliary H-bridge in MLIs. The voltage balance is also maintained under the discontinuous conduction mode (DCM). Thus, the PCS is also operational during light load conditions. The proposed architecture can apply the module-integrated converter (MIC) concept to perform distributed MPPT. The proposed architecture is analyzed and verified for a 7-level asymmetric MLI, using simulation results and a hardware implementation.