• 전기학회논문지
• /
• 제65권3호
• /
• pp.463-468
• /
• 2016

The overall performance of multiuser systems significantly depends on how effectively and fairly manage resources shared by them. The efficient resource management strategies are even more important for multimedia users since multimedia data is delay-sensitive and massive. In this paper, we focus on resource allocation based on a game-theoretic approach, referred to as Nash bargaining solution (NBS), to provide a quality of service (QoS) guarantee for each user. While the NBS has been known as a fair and optimal resource management strategy, it is challenging to find the NBS efficiently due to the computationally-intensive task. In order to reduce the computation requirements for NBS, we propose an approach that requires significantly low complexity even when networks consist of a large number of users and a large amount of resources. The proposed approach linearizes utility functions of each user and formulates the problem of finding NBS as a convex optimization, leading to nearly-optimal solution with significantly reduced computation complexity. Simulation results confirm the effectiveness of the proposed approach.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1429-1439
• /
• 2019

Buck-Boost LLC (BBLLC) converters based on a PWM + phase control strategy are good candidates for high efficiency, high power density and wide input range applications. Nevertheless, they suffer from large computational complexity when it comes to calculating the optimal phase for ZVS of all the switches. In this paper, a method is proposed for a microcontroller unit (MCU) to calculate the optimal phase quickly and accurately. Firstly, a 2-D lookup table of the phase is established with an index of the input voltage and output current. Then, a bilinear interpolation method is applied to improve the accuracy. Meanwhile, simplification of the phase equation is presented to reduce the computational complexity. When compared with conventional curve-fitting and LUT methods, the proposed method makes the best tradeoff among the accuracy of the optimal phase, the computation time and the memory consumption of the MCU. Finally, A 350V-420V input, 24V/30A output experimental prototype is built to verify the proposed method. The efficiency can be improved by 1% when compared with the LUT method, and the computation time can be reduced by 13.5% when compared with the curve-fitting method.

• 전자통신동향분석
• /
• 제36권6호
• /
• pp.1-12
• /
• 2021

As the demand for big data and big data-based artificial intelligence (AI) technology increases, the need for privacy preservations for sensitive information contained in big data and for high-speed encryption-based AI computation systems also increases. Fully homomorphic encryption (FHE) is a representative encryption technology that preserves the privacy of sensitive data. Therefore, FHE technology is being actively investigated primarily because, with FHE, decryption of the encrypted data is not required in the entire data flow. Data can be stored, transmitted, combined, and processed in an encrypted state. Moreover, FHE is based on an NP-hard problem (Lattice problem) that cannot be broken, even by a quantum computer, because of its high computational complexity and difficulty. FHE boasts a high-security level and therefore is receiving considerable attention as next-generation encryption technology. However, despite being able to process computations on encrypted data, the slow computation speed due to the high computational complexity of FHE technology is an obstacle to practical use. To address this problem, hardware technology that accelerates FHE operations is receiving extensive research attention. This article examines research trends associated with developments in hardware technology focused on accelerating the operations of representative FHE schemes. In addition, the detailed structures of hardware that accelerate the FHE operation are described.

• 한국해양공학회지
• /
• 제12권1호
• /
• pp.10-22
• /
• 1998

In the present work the elastic-plastic FE formulations using dynamic explicit time integration schemes are used for numerical analysis of a large auto-body panel stamping processes. For analyses of more complex cases with larger and more refined meshes, the explicit method is more time effective than implicit method, and has no convergency problem and has the robust nature of contact and friction algorithms while implicit method is widely used because of excellent accuracy and reliability. The elastic-plastic scheme is more reliable and rigorous while the rigid-plastic scheme require small computation time. In finite element simulation of auto-body panel stamping processes, the roobustness and stability of computation are important requirements since the computation time and convergency become major points of consideration besides the solution accuracy due to the complexity of geometry conditions. The performnce of the dynamic explicit algorithms are investigated by comparing the simulation results of formaing of complicate shaped autobody parts, such as a fuel tank and a rear hinge, with the experimental results. It has been shown that the proposed dynamic explicit elastic-plastic finite element method enables an effective computation for complicated auto-body panel stamping processes.

• 정보처리학회논문지A
• /
• 제10A권4호
• /
• pp.347-356
• /
• 2003

DCT 알고리즘은 내적을 효율적으로 처리할 수 있는 하드웨어 구조가 필수적이다. 내적 연산을 위한 기존의 방법들은 하드웨어 복잡도가 높기 때문에, 이론 줄이기 위한 방법으로 연산 공유 승산기가 제안되었다. 하지만 기존의 연산 공유 승산기는 전처리기 및 선택기의 비효율적 구조로 인한 성능저하의 문제점을 가지고 있다. 본 논문에서는 새로운 연산 공유 승산기를 제안하고 이를 1차원 DCT 프로세서에 적용하여 구현하였다. 연산 공유 승산기의 구조 및 논리 합성 비교 시 새로운 승산기는 기존에 비해 효율적인 하드웨어 구성이 가능함을 확인하였고, 1차원 DCT 프로세서 설계 시 기존 구현 방식들에 비해 우수한 성능을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.137-141
• /
• 2007

본 논문에서는 2개의 안테나를 사용하는 MB-OFDM UWB시스템에서, MUSIC 알고리듬에 기초한 입사각 추정기의 효율적인 하드웨어 구조에 대한 설계 방법을 제안한다. 제안된 방식에서는 기존 알고리듬의 연산 수식을 변형하여 기존 알고리듬에서 요구하는 복잡한 연산기능을 제거하였으며, 따라서 제안된 방식이 기존과 거의 유사한 성능을 가지면서도 하드웨어복잡도 및 연산소비전력을 크게 줄일 수 있었다. 제안된 구조는 Verilog HDL을 이용하여 설계 및 검증되었으며, 하드웨어 복잡도 및 소비전력 측정을 위해 각각 0.13um CMOS 라이브러리와 Xilinx FPGA로 구현되었다. 게이트카운트 및 소비전력을 측정한 결과, 원래의 MUSIC 알고리듬을 그대로 구현한 방식과 비교하여, 게이트카운트에서는 약 43%, 소비전력에서는 약 23%가 감소되었을 확인할 수 있었다.

• 대한전자공학회논문지SP
• /
• 제40권6호
• /
• pp.106-113
• /
• 2003

Modified Discrete Cosine Transform (MDCT)와 역변환인 IMDCT는 서브밴드 및 변환 코딩 기법에서 시간 영역 에일리어징 제거(Time Domain Aliasing Cancellation)를 기반으로 하는 분석/합성 필터 뱅크로서 채택되고 있으며, MPEG 오디오 표준의 레이어-Ⅲ에서 가장 많은 연산 량을 필요로 한다 본 논문에서는 MDCT/IMDCT를 효율적으로 계산할 수 있는 새로운 알고리즘을 제안하였다. 제안한 알고리즘은 DCT를 이용하여 MDCT/IMDCT를 계산하는 알고리즘에 기반을 두고 있기 때문에, MDCT/IMDCT 계산을 위해 두 개의 DCT-Ⅱ를 이용한다. 더불어, 제안한 알고리즘은 4로 나누어지는 길이의 입력을 갖는 MDCT/IMDCT의 계산에도 적용할 수 있다. 제안한 알고리즘은 계산 복잡도 면에서 기존의 알고리즘들과 비교하여 적은 계산 량을 필요로 하며, 구조적인 면에서 병렬적인 구조로 나타낼 수 있기 때문에, VLSI 구현에 매우 적합하다.

• 한국통신학회논문지
• /
• 제33권6C호
• /
• pp.487-497
• /
• 2008

본 논문에서는 MIMO(Multiple-input Multiple-output) 시스템에서 실시간으로 변하고 있는 채널의 상태를 추정하여 각 layer에서 survivor path들의 개수인, M을 효율적으로 조절하는 적응형 QRD-M 기법을 제안한다. 채널 상태와 상관없이 고정된 M을 사용하는 기존의 QRD-M 기법은 MLD(maximum-likelihood detection)의 성능에 근접하기 위해 correct path를 놓치지 않기 위한 큰 값의 M을 사용하여야 하므로, 큰 계산양이 요구된다. 이를 보완하기 위해 채널 행렬의 성분을 이용하여 채널 상태를 추정하여, M을 적절히 조절하는 기법이 제안되었으나 매 프레임에서 변하고 있는 채널 이득 성분만을 이용할 뿐 매 순간 바뀌고 있는 수신 잡음에 대한 정보를 이용하지 못하는 단점을 가진다. 본 논문에서는 잡음 전력 값을 측정하지 않고서도 채널 이득뿐 아니라 순간적인 수신 잡음에 대한 정보 가지 모두 반영한 채널 indicator를 이용하여 M을 더욱더 효율적으로 조절하는 QRD-M 기법을 제안한다. 채널환경이 좋은 경우에는 그렇지 못한 경우에 비해, 가장 작은 path metric 값이 다른 path의 metric 값들에 비해 확연히 작다는 사실을 이용하여, 가장 작은 값을 가지는 두 path medic의 비(ratio)를 채널상태를 추정하는 indicator로 이용하였다. 제안된 기법은 M을 적절하게 조절하므로 MLD에 근접하는 최적의 성능을 가지면서, 기존의 QRD-M 기법에 비해 계산양은 확연히 감소 시킨다.

• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1047-1054
• /
• 2004

본 논문에서는 AOP(All One Polynomial)에 의해 결정되는 유한체 GF(2$^{m}$ )상의 곱셈을 위한 두 가지 종류의 시스톨릭 어레이를 제안한다. 제안된 두 시스톨릭 어레이 모두 패러럴 입출력 구조를 가진다. 첫 번째 제안된 곱셈기는 O($m^2$)의 면적 복잡도와 O(1)의 시간 복잡도를 가진다. 다시 말하면, 이 곱셈기는 m(m+1)/2 개의 동일한 셀들로 이루어지며 초기 m/2+1 사이클 지연 후, 1 사이클마다 곱셈의 결과를 출력한다. 첫 번째 제안된 곱셈기를 기존의 AOP를 사용하는 병렬형 시스톨릭 곱셈기와 비교 분석한 결과 하드웨어 및 계산지연 시간에 있어 각각 12% 및 50%의 성능 개선을 보인다. 두 번째 제안된 시스톨릭 곱셈기는 암호응용을 위해 선형 어레이로 설계되었으며, O(m)의 면적 복잡도와 O(m)의 시간 복잡도를 가진다. 즉, m+1 개의 동일한 셀들로 이루어지며 m/2+1 사이클마다 곱셈의 결과를 출력한다. 두 번째 곱셈기를 기존의 선형 시스톨릭 곱셈기들과 비교 분석한 결과, 하드웨어, 계산지연 시간, 그리고 처리율에 있어 각각 43%, 83%, 그리고 50%의 성능 개선을 보인다. 또한 제안된 곱셈기들은 높은 규칙성과 모듈성을 가지기 때문에 VLSI 구현에 매우 적합하다. 따라서 GF(2$^{m}$ ) 응용을 위해, 본 연구에서 제안된 곱셈기들을 사용하면 최소의 하드웨어 사용으로 최대의 성능을 얻을 수 있다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제12권4호
• /
• pp.1504-1526
• /
• 2018

For uplink multi-user massive MIMO systems, conventional minimum mean square error (MMSE) linear detection method achieves near-optimal performance when the number of antennas at base station is much larger than that of the single-antenna users. However, MMSE detection involves complicated matrix inversion, thus making it cumbersome to be implemented cost-effectively and rapidly. In this paper, we first summarize in detail the state-of-the-art simplified MMSE detection algorithms that circumvent the complicated matrix inversion and hence reduce the computation complexity from ${\mathcal{O}}(K^3)$ to ${\mathcal{O}}(K^2)$ or ${\mathcal{O}}(NK)$ with some certain performance sacrifice. Meanwhile, we divide the simplified algorithms into two categories, namely the matrix inversion approximation and the classical iterative linear equation solving methods, and make comparisons between them in terms of detection performance and computation complexity. In order to further optimize the detection performance of the existing detection algorithms, we propose more proper solutions to set the initial values and relaxation parameters, and present a new way of reconstructing the exact effective noise variance to accelerate the convergence speed. Analysis and simulation results verify that with the help of proper initial values and parameters, the simplified matrix inversion based detection algorithms can achieve detection performance quite close to that of the ideal matrix inversion based MMSE algorithm with only a small number of series expansions or iterations.