• 한국위성정보통신학회논문지
• /
• 제5권1호
• /
• pp.85-89
• /
• 2010

본 논문은 계산량이 O(N)인 새로운 형태의 QRD-LS 적응 알고리즘을 제안한다. 제안한 알 고리즘의 주요 사항은 입력벡터의 단위벡터 계산이 Given Rotation 과정에서 이루어짐에 근거하고 있다. 알고리즘의 성능 평가는 FIR 시스템 식별 문제를 컴퓨터 시뮬레이션을 통하여 수행하였다. 이 알고리즘은 시뮬레이션의 결과 좋은 성능을 나타내었다. 그리고 이론적으로 평균 측면에서 알고리즘이 최적 계수 벡터에 수렴함을 보였다

• Journal of information and communication convergence engineering
• /
• 제2권2호
• /
• pp.89-92
• /
• 2004

An adaptive algorithm for reducing the hardware complexity is presented. This paper proposes a modified LMS algorithm for the adaptive system and analyzes its convergence characteristics mathematically. An objective of the proposed algorithm is to reduce the hardware complexity. In order to test the performances, it is applied to the echo canceller, and a program is described. The results from simulations show that the echo canceller adopting the proposed algorithm achieves almost the same performances as one adopting the NLMS algorithm. If an echo canceller is implemented with this algorithm, its computation quantities are reduced to the one third as many as the one that is implemented with the NLMS algorithm, without so much degradation of performances.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1994년도 FIFTH WESTERN PACIFIC REGIONAL ACOUSTICS CONFERENCE SEOUL KOREA
• /
• pp.1104-1111
• /
• 1994

Code Excited Linear Prediction(CELP) as a speech coder exhibits good performance at data rates below 4.8 kbps. The major drawback to CELP type coders is their large amount of computation. In this paper, we propose a new pitch search method that preserves the quality of the CELP vocoder with reduced complexity. The basic idea is to restrict the pitch searching range by estimating the preliminary pitches. Applying the proposed method to the CELP vocoder, we can get approximately 87% complexity reduction in the pitch search.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1994년도 FIFTH WESTERN PACIFIC REGIONAL ACOUSTICS CONFERENCE SEOUL KOREA
• /
• pp.904-911
• /
• 1994

Code Excited Linear Prediction (CELP) speech coders exhibit good performance at data rates below 4.8 kbps. The major drawback to CELP type coders is their many computation. In this paper, we propose a new pitch search method that preserves the quality of the CELP vocoder with reducing complexity. The basic idea is to apply the preprocessing technique beforehand grasping the autocorrelation property of speech waveform. By using the proposed method, we can get approximately 77% complexity reduction in the pitch search.

• 반도체디스플레이기술학회지
• /
• 제21권1호
• /
• pp.75-78
• /
• 2022

Deep Neural Networks (DNN) has become an essential data processing architecture for the implementation of multiple computer vision tasks. Recently, DNN-based algorithms achieve much higher recognition accuracy than traditional algorithms based on shallow learning. However, training and inference DNNs require huge computational capabilities than daily usage purposes of computers. Moreover, with increased size and depth of DNNs, CPUs may be unsatisfactory since they use serial processing by default. GPUs are the solution that come up with greater speed compared to CPUs because of their Parallel Processing/Computation nature. In this paper, we analyze the inference time complexity of DNNs using well-known computer vision library, OpenCV. We measure and analyze inference time complexity for three cases, CPU, GPU-Float32, and GPU-Float16.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.93-96
• /
• 2022

DTW는 길이가 서로 다른 시퀀스 사이의 간격을 제거하고 패턴의 유사성을 알아낼 수 있지만, 시공간 복잡성 때문에 대규모 데이터셋에서 많은 계산 비용이 필요로 한다. 본 논문에서는 계산 비용을 줄일 뿐만 아니라 결괏값의 오차도 없는 DDTW 알고리즘을 제안한다. 그리고 시퀀스의 길이에 따른 연산 시간을 측정하여 DTW와 DDTW의 알고리즘 복잡도를 비교한다. 시뮬레이션 결과 DTW에 비해 DDTW에서 연산 시간이 눈에 띄게 줄어듦을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권3호
• /
• pp.193-202
• /
• 2010

This paper presents a high-speed low-complexity pipelined Reed-Solomon (RS) (255,239) decoder using pipelined reformulated inversionless Berlekamp-Massey (pRiBM) algorithm and its folded version (PF-RiBM). Also, this paper offers efficient pipelining and folding technique of the RS decoders. This architecture uses pipelined Galois-Field (GF) multipliers in the syndrome computation block, key equation solver (KES) block, Forney block, Chien search block and error correction block to enhance the clock frequency. A high-speed pipelined RS decoder based on the pRiBM algorithm and its folded version have been designed and implemented with 90-nm CMOS technology in a supply voltage of 1.1 V. The proposed RS(255,239) decoder operates at a clock frequency of 700 MHz using the pRiBM architecture and also operates at a clock frequency of 750 MHz using the PF-RiBM, respectively. The proposed architectures feature high clock frequency and low-complexity.

• 전기학회논문지
• /
• 제66권9호
• /
• pp.1402-1408
• /
• 2017

Recently, services for personal biometric data analysis based on real-time monitoring systems has been increasing and many of them have focused on recognition of emotions. In this paper, we propose a classification model to classify anxiety emotion using biometric data actually collected from people. We propose to deploy the support vector machine to build a classification model. In order to improve the classification accuracy, we propose two data pre-processing procedures, which are normalization and data deletion. The proposed algorithms are actually implemented based on Real-time Traffic Flow Measurement structure, which consists of data collection module, data preprocessing module, and creating classification model module. Our experiment results show that the proposed classification model can infers anxiety emotions of people with the accuracy of 65.18%. Moreover, the proposed model with the proposed pre-processing techniques shows the improved accuracy, which is 78.77%. Therefore, we can conclude that the proposed classification model based on the pre-processing process can improve the classification accuracy with lower computation complexity.

• 한국정보전자통신기술학회논문지
• /
• 제4권1호
• /
• pp.9-16
• /
• 2011

본 논문은 다수의 비트레이트에서 변환하는 멀티레이트 변환 기능을 효율적으로 실현할 수 있는 비디오 트랜스코더를 제안하고자 한다. 이것을 구현하기 위해서는 부호 및 역 양자화기를 하나의 처리기로 공유해야 할 뿐만 아니라 유사한 재양자화 스텝값을 가지고 있는 출력 사이에 재양자화-재부호화 처리기를 공유시킴으로서 멀티레이트 변환시에 처리량을 감쇄시킬 수 있는 구조를 제안하고자 한다. 또, 이론적 평가 및 평가에 따른 실험 결과로부터 제안한 방식인 재양자화-재부호화기의 공유 방법이 출력 수에 대한 처리량을 효율적으로 감쇄시킴으로서 단일 레이트의 출력의 경우보다 약 3~6배의 처리량으로도 임의의 출력 수에 대응할 수 있는 결과를 얻을 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권4호
• /
• pp.280-283
• /
• 2009

H.264/AVC의 확장 표준으로 제정된 SVC(Scalable Video Coding)는 공간적 확장성의 압축 효율을 높이기 위해 기존 H.264/AVC에서 제공하는 인트라 예측과 인터 예측뿐만 아니라 계층 간 예측을 추가로 수행한다. 그로인해 부호화 계산량이 더욱 증가되는 문제점이 있다. 본 논문에서는 공간적 향상 계충에서 인트라 예측 모드를 효율적으로 선택하는 방법을 제안한다. 제안한 방법은 실험을 통한 Intra_BL 모드의 RD 값을 이용하여 미리 Intra_BL 모드를 선택한 후, 나머지 모드를 다 수행하지 않고 대표적인 DC 모드만을 비교하여 빠른 인트라 예측 모드를 결정한다. 실험 결과 화질 저하는 적은 데 비해 인트라 예측 모드 부호화 시간은 약 59% 감소되었다.