• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.1-10
• /
• 2018

최근 플렉서블 OLED, 플렉서블 반도체, 플렉서블 태양전지와 같은 유연전자소자의 개발이 각광을 받고 있다. 유연소자에 밀봉 혹은 봉지(encapsulation) 기술이 매우 필요하며, 봉지 기술은 유연소자의 응력을 완화시키거나, 산소나 습기에 노출되는 것을 방지하기 위해 적용된다. 본 연구는 봉지막(encapsulation layer)이 반도체 칩의 내구성에 미치는 영향을 고찰하였다. 특히 다층 구조 패키지의 칩의 파괴성능에 미치는 영향을 칩의 center crack에 대한 파괴해석을 통하여 살펴보았다. 다층구조 패키지는 폭이 넓어 칩 위로만 봉지막이 덮고있는 "wide chip"과 칩의 폭이 좁아 봉지막이 칩과 기판을 모두 감싸고 있는 "narrow chip"의 모델로 구분하였다. Wide chip모델의 경우 작용하는 하중조건에 상관없이 봉지막의 두께가 두꺼울수록, 강성이 커질수록 칩의 파괴성능은 향상된다. 그러나 narrow chip모델에 인장이 작용할 때 봉지막의 두께가 두껍고 강성이 커질수록 파괴성능은 악화되는데 이는 외부하중이 바로 칩에 작용하지 않고 봉지막을 통하여 전달되기에 봉지막이 강하면 강한 외력이 칩내의 균열에 작용하기 때문이다. Narrow chip모델에 굽힘이 작용할 경우는 봉지막의 강성과 두께에 따라 균열에 미치는 영향이 달라지는데 봉지막의 두께가 작을 때는 봉지막이 없을 때보다 파괴성능이 나쁘지만 강성과 두께의 증가하면neutral axis가 점점 상승하여 균열이 있는 칩이 neutral axis에 가까워지게 되므로 균열에 작용하는 하중의 크기가 급격히 줄어들게 되어 파괴성능은 향상된다. 본 연구는 봉지막이 있는 다층 패키지 구조에 다양한 형태의 하중이 작용할 때 패키지의 파괴성능을 향상시키기 위한 봉지막의 설계가이드로 활용될 수 있다.

• ETRI Journal
• /
• 제33권1호
• /
• pp.13-17
• /
• 2011

A highly miniaturized on-chip $180^{\circ}$ hybrid employing periodic ground strip structure (PGSS) was realized on a silicon radio frequency integrated circuit. The PGSS was placed at the interface between $SiO_2$ film and silicon substrate, and it was electrically connected to top-side ground planes through the contacts. Owing to the short wavelength characteristic of the transmission line employing the PGSS, the on-chip $180^{\circ}$ hybrid was highly miniaturized. Concretely, the on-chip $180^{\circ}$ hybrid exhibited good radio frequency performances from 37 GHz to 55 GHz, and it was 0.325 $mm^2$, which is 19.3% of a conventional $180^{\circ}$ hybrid. The miniaturization technique proposed in this work can be also used in other fields including compound semiconducting devices, such as high electron mobility transistors, diamond field effect transistors, and light emitting diodes.

• Journal of Advanced Marine Engineering and Technology
• /
• 제32권2호
• /
• pp.330-335
• /
• 2008

In this study, highly miniaturized short-wavelength transmission line employing periodically perforated ground metal (PPGM) structures were developed for application to miniaturized on-chip passive component on Si RFIC. The transmission line employing PPGM structure showed shorter wavelength and lower characteristic impedance than conventional coplanar-type transmission line. The wavelength of the transmission line employing PPGM structure was 57% of the conventional coplanar-type transmission line on Si Radio Frequency Integrated Circuit (RFIC) substrate. Basic characteristics of the transmission line employing PPGM structure were also investigated in order to evaluate its suitability for application to a development of miniaturized passive on-chip components. According to the results, it was found that the PPGM structure is a promising candidate for application to a development of miniaturized on-chip passive components on Si RFIC.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2005년도 춘계학술발표대회 개요집
• /
• pp.19-21
• /
• 2005

The ball shea. tests for ball grid array (BGA) and flip chip packages were carried out with different displacement rates to find out the optimum condition of the displacement rate for this test. The BGA packages consisted of two different kinds of solder balls (eutectic Sn-37wt.%Pb and Sn-3.5wt.%Ag) and electroplated Au/Ni/Cu substrate, whereas the flip chip package consisted of electroplated Sn-37Pb solder and Cu UBM. The packages were reflowed up to 10 times, or aged at 443 K up to 21 days. The variation of the displacement rate resulted in the variations of the shear properties such as shear force, displacement rate at break, fracture mode and strain rate sensitivity. The increase in the displacement rate led to the increase of the shear force and brittleness of solder joints.

• 생물환경조절학회지
• /
• 제31권3호
• /
• pp.163-169
• /
• 2022

본 연구는 딸기재배시 전용 고설베드를 사용하지 않고, 일반 수경재배 시설을 이용하여 코이어 배지를 베드에 올려 재배하는 방법을 구명하기 위해서 실시하였다. 토마토나 파프리카를 재배하는 시설재배 베드에 코이어의 칩과 더스트 비율이 5:5인 코이어 배지 1겹처리(높이 10cm; A), 2겹으로 쌓은 처리(높이 20cm; B), 코이어의 칩과 더스트 비율이 7:3인 코이어 배지 1겹처리(높이 15cm; C)와 대조구로는 딸기 전용 플라스틱 화분(Control) 처리구로 하였다. 생육특성은 코이어 배지 높이별로는 유의성이 없었고, 플라스틱 화분에서 재배한 것이 작은 경향을 보였다. 딸기 잎의 광합성율은 처리별로 14.68-15.76µmol CO₂·m^-2·s^-1로 통계적인 유의성은 없었고, 뿌리의 근활력은 배지 용량이 컸던 C와 B 처리구가 A 처리구와 대조구보다는 높은 것으로 나타났다. 과장과 과폭은 각각4.04-4.13cm와 3.26-3.34cm로 통계적인 유의성이 없었고, 과장과 과폭 비율은 대조구가 1.27로 A-C 처리구의 1.23-1.24보다 뾰쪽한 형태이었다. 딸기 1주당 수확과수는 C 처리구가 4.4개로 가장 적었고, 대조구, A, B 처리구의 6.2-6.5개로 처리간 유의성은 없었다. 상품수량 과수는 A 처리구가 74개로 가장 많았고, C 처리구가 53개로 가장 적었으며, 1주당 수량은 A 처리구가 72.38g으로 가장 컸고, C 처리구가 48.69g으로 가장 작았다. 이와 같은 결과는 딸기재배 시 전용재배 시설을 설치하지 않고, 기존의 토마토나 파프리카 수경재배 시설에서 코이어 배지를 활용하여 딸기재배를 할 수 있다는 것을 나타낸다. 다만 C 처리구에서 수량이 감소한 것은 칩과 더스트 비율이 7:3으로, A와 B 처리구의 칩과 더스트 비율이 5:5와 다른 것이 원인으로 추정되며 칩과 더스트 비율에 따른 추가 연구가 필요하다.

• 한국전기전자재료학회논문지
• /
• 제32권1호
• /
• pp.47-52
• /
• 2019

Micro-LEDs show lower efficiencies compared to general LEDs having large areas. Simulations were carried out using ray-tracing software to investigate the change in light extraction efficiency and light distribution according to chip-size of blue flip-chip micro-LEDs (FC ${\mu}-LEDs$). After fixing the height of the square FC ${\mu}-LED$ chip at $158{\mu}m$, the length of one side was varied, with dimensions of 2, 5, 10, 30, 50, 100, 300, and $500{\mu}m$. The highest light-extraction efficiency was obtained at $10{\mu}m$, beyond which the efficiency decreased as the chip-size increased. The chip size-dependence of the FC ${\mu}-LEDs$ both without the patterned sapphire substrate, as well as vertical FC ${\mu}-LEDs$, were analyzed.

• 전자공학회논문지D
• /
• 제36D권9호
• /
• pp.1-5
• /
• 1999

본 논문에서는 플립 칩 기술을 이용한 새로운 형태의 브랜치 라인 커플러를 제안하였다. 제안된 구조는 CPW와 반전된 구조의 마이크로스트립으로 이루어져 있다. CPW는 플립 칩 주기판인 GaAs 기판상에 구성되어졌으며, 반전된 구조의 마이크로스트립으로 이루어져 있다. CPW의 접지면은 마이크로스틀립의 접지면으로 사용되며, 두 전송선로는 솔더 범프를 통해 연결되어 있다. 제안된 구조의 특성은 FDTD로 계산되어졌다. S21과 S31은 -3dB이며, 위상차는 $90^{\circ}$인 일반적인 브랜치라인 커플러와 같은 특성을 보였다. 본 제안된 구조는 플립 칩 기술을 이용한 여러 분야에 이용될 수 있으리라 기대된다.

• 한국세라믹학회지
• /
• 제36권6호
• /
• pp.583-589
• /
• 1999

In the fabrication of ceramic chip couples for high frequency application such as the mobile communication equipment the formation of electrode lines and Ag diffusion were investigated with heat treatment conditions for removing organic binders. The deformation and densification of the electrode line greatly depended on the binder burnout process due to the overlapped temperature zone near 400$^{\circ}C$ of the binder dissociation and the solid phase sintering of the silver electrode. Ag ions were diffused into the glass ceramic substrate. The Ag diffusion was led by the glassy phase containing Pb ions rather than by the crystalline phase containing Ca ions. The fact suggests that the Ag diffusion could be controlled by managing the composition of the glass ceramic substrate.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권1호
• /
• pp.1-6
• /
• 2002

A new closed-form expressions to calculate frequency-dependent distributed inductance and the associated distributed series resistance of single interconnect on a lossy silicon substrate (CMOS technology) are presented. The proposed analytic model for series impedance is based on a self-consistent field method and the vector magnetic potential equation. It is shown that the calculated frequency-dependent distributed inductance and the associated resistance are in good agreement with the results obtained from rigorous full wave solutions and CAD-oriented equivalent-circuit modeling approach.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.403-406
• /
• 2019

We propose a low-loss on-chip transformer using an auxiliary primary part (APP) for an output matching network for fully integrated CMOS power amplifiers. The APP is designed using a fifth metal layer while the primary and secondary parts are designed using a sixth metal layer with a width smaller than that of the primary and secondary parts of the transformer to minimize the substrate loss and the parasitic capacitance between the primary and secondary parts. By adapting the APP in the on-chip transformer, we obtain an improved maximum available gain value without the need for any additional chip area. The feasibility of the proposed APP structure is successfully verified.