• 전력전자학회논문지
• /
• 제15권3호
• /
• pp.188-198
• /
• 2010

최근들어, 전기이중층 커패시터 등의 친환경 전력저장장치의 수요가 증가하면서, 이를 위한 양방향 충/방전기의 수요 또한 증가하고 있다. 그러나, 기존의 상용화된 아날로그 제어기를 사용하는 DC-DC 컨버터를 충 방전기로 사용하게 되면, 충/방전 레퍼런스를 제공하는 상위 디지털 제어기와 별도로 아날로그 제어기를 제작해야 하는 문제가 있고, 회로가 복잡해지며, 모드전환 시 과도응답이 좋지 않다. 이에 대한 대안으로 단일 디지털 제어기를 사용하게 되면 쉽게 구현 가능한 설계방식을 이용하여 양방향 시스템의 성능을 향상 시킬 수 있다. 본 논문에서는 단일 회로 단 양방향 벅-부스트 컨버터에 전기이중층 콘덴서를 이용한 친환경 전력저장장치의 양방향 충/방전 시스템을 구현하고, DSP(TI사 TMS320F28335)를 이용한 디지털 제어기를 적용하였다. MATLAB simulink를 이용하여 모의실험을 수행하였고, 하드웨어를 구성하여 실험한 결과, 모의실험과 마찬가지로 양방향 시스템의 응답특성이 개선되었음을 보여주었다.

• 한국통신학회논문지
• /
• 제37권4B호
• /
• pp.245-257
• /
• 2012

패킷 분류는 인터넷 라우터가 수행하는 가장 중요한 기능 중 하나로써 들어오는 모든 패킷을 선 속도로 처리하기를 요구한다. 영역분할을 사용한 사분트라이 구조에 길이 별 이진 검색을 적용한 알고리즘은 2차원 필드를 동시에 검색하면서 검색영역을 반으로 줄여나갈 수 있으므로 매우 효율적인 구조이다. 하지만 트라이의 레벨에 노드가 없는 경우에도 해시 테이블에 접근하는 문제점이 존재한다. 따라서 본 논문에서는 해시 메모리로의 불필요한 접근을 줄이기 위해서 영역분할을 사용한 사분 트라이의 길이별 이진 검색에 블룸 필터를 적용하는 패킷분류 구조를 제안한다. 현재 사용되는 ACL, FW, IPC 룰 타입의 1000, 5000, 10000개의 룰 셋으로 실험한 결과, 블룸 필터를 적용함으로써 검색 성능이 21~33%까지 향상되는 결과를 얻었다.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.109-114
• /
• 2004

본 논문에서는 유한 필드 GF$(2^m)$상에서 모듈러 나눗셈 A($\chi$)/B($\chi$) mod G($\chi$)을 수행하는 고속의 병렬 시스톨릭 나눗셈기를 제안한다. 제안된 나눗셈기는 이진 최대공약수(GCD) 알고리즘에 기반하며, FPGA 칩을 이용하여 구현 및 검증한다. 본 연구에서 제안된 나눗셈기는 연속적인 입력 데이터에 대해 초기 5m-2 클럭 사이클 지연후, 1 클럭 사이클 비율로 나눗셈 결과를 출력한다. 본 논문에서 제안된 나눗셈기를 기존의 병렬형 시스톨릭 나눗셈기들과 비교했을 때, 훨씬 적은 하드웨어의 사용으로 계산지연 시간을 상당히 감소 시켰다. 또한 제안된 나눗셈기는 기약다항식의 선택에 어떠한 제약도 두지 않을 뿐 아니라 매우 규칙적이고 묘듈화 하기 쉽기 때문에 필드 크기 m에 대하여 높은 확장성 및 유연성을 제공한다. 따라서 제안된 구조는 VLSI 구현에 매우 적합하다.

• 한국통신학회논문지
• /
• 제30권1A호
• /
• pp.10-27
• /
• 2005

본 논문에서는 다년간에 걸쳐 진행되었던 WCDMA(UMTS) 기지국 모뎀 개발을 위한 상위 레벨 설계 및 설계에 적용된 기저대역 동기 알고리즘에 대한 분석과 고정 소수점 설계를 통한 성능 평가 결과를 제시하였다. 설계 대상 시스템이 기지국임을 고려하여 모뎀을 구성하는 각 동기 모듈은 빠른 추적 성능보다 안정적인 성능을 보장할 수 있도록 설계되었으며, 구현을 위한 고정 소수점 설계시 각 모듈의 내부 연산에 대한 최적의 비트설정을 통하여 복잡도를 최소화하였다. 본 논문에서는 먼저 모뎀 설계를 위하여 개발된 각 기저대역 동기 모듈에 대한 분석을 수행하였으며, 이후 구현을 위하여 고정 소수점 설계된 모뎀과 부호화/다중화를 포함하는 심볼 레벨 프로세싱(Symbol Level Processing; SLP)파의 링크 성능을 제시하였다. 성능 평가는 3GPP TS 25.104(Release 5)에 제시된 12.2kbps, 64kbps, 144kbps, 384kbps의 전송 속도에 대하여 참조 무선 채널 환경을 기반으로 수행되었으며, 규격에 제시된 최소 요구 성능과의 비교를 통하여 약 2dB 이상의 성능 여유(margin)를 갖는 매우 안정적인 동작을 보임을 증명하였다. 본 논문에서 제시된 WCDMA 기지국 모뎀은 기지국 모뎀 칩으로 성공적으로 구현되었다.

• Journal of Magnetics
• /
• 제15권4호
• /
• pp.213-220
• /
• 2010

Since the hypothalamus immediately reacts to a nerve by processing all the information from the human body and the external stimulus being conducted, it performs a significant role in internal secretion; thus, a diverse and rapid stimulus pulse is required. By detecting Zero Detector accurately via the application of AVR on-Chip (ATMEL) using commercial electricity, chopping generates a stimulus pulse to the brain using an IGBT gate to designate a new magnetic stimulation following treatment and diagnosis. To simplify and generate a diverse range of stimuli for the brain, chopping can be used as a free magnetic stimulator. Then, commercial frequency (60Hz) is chopped precisely at the first level of the leakage transformer to deliver an appropriate stimulus pulse towards the hypothalamus when necessary. Discharge becomes stable, and the chopping frequency and duty-ratio provide variety after authorizing a high-pressure chopping voltage at the second level of the magnetic stimulator. These methods have several aims. The first is to apply a variable stimulus pulse via accurate switching frequency control by a voltaic pulse or a pulse repetition rate, according to the diagnostic purpose for a given hypothalamus. Consequently, the efficiency tends to increase. This experiment was conducted at a maximum of 210 W, a magnetic induced amplitude of 0.1~2.5 Tesla, a pulse duration of $200{\sim}350\;{\mu}s$, magnetic inducement of 5 Hz, stimulus frequency of 0.1~60 Hz, and a duration of stimulus train of 1~10 sec.

• 전자공학회논문지C
• /
• 제35C권10호
• /
• pp.22-29
• /
• 1998

본 논문에서는 휴대용 영상신호처리 시스템에 집적화할 수 있는 전류예측기와 모듈형 기준전류원을 이용한 10비트 저전력 전류구동 CMOS A/D 변환기를 설계하였다. 전류예측기와 모듈형 기준 전류원을 사용함으로써 2단 플래시구조를 갖는 A/D 변환기에 비해 비교기와 기준전류원의 개수를 줄일 수 있게 되었고, 따라서 설계된 A/D변환기의 저전력 동작이 가능하였다. 설계된 10비트 저전력 전류구동 CMOS A/D 변환기는 0.6㎛ n-well single-poly triple metal CMOS 공정을 사용하여 제작되었다. +5V 단일 공급전압하에서 동작할 때 측정된 전력소모는 94.4mW이며, 아날로그 입력 전류범위는 16㎂에서 528㎂로 측정되었으며, INL과 DNL은 각각 ±1LSB, ±0.5LSB이하로 나타났다. 또한 10MSamples/s의 변환속도를 나타내었고, 제작된 10비트 전류구동 CMOS 4/D 변환기의 유효 칩면적은 1.8㎜ x 2.4㎜이다.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.47-52
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. $850{\times}650um^2$의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.

• 한국재료학회지
• /
• 제24권7호
• /
• pp.351-356
• /
• 2014

A spherical $Sr_4Al_{14}O_{25}:Eu^{2+}$ phosphor for use in white-light-emitting diodes was synthesized using a liquid-state reaction with two precipitation stages. For the formation of phosphor from a precursor, the calcination temperature was $1,100^{\circ}C$. The particle morphology of the phosphor was changed by controlling the processing conditions. The synthesized phosphor particles were spherical with a narrow size-distribution and had mono-dispersity. Upon excitation at 395 nm, the phosphor exhibited an emission band centered at 497 nm, corresponding to the $4f^65d{\rightarrow}4f^7$ electronic transitions of $Eu^{2+}$. The critical quenching-concentration of $Eu^{2+}$ in the synthesized $Sr_4Al_{14}O_{25}:Eu^{2+}$ phosphor was 5 mol%. A phosphor-converted LED was fabricated by the combination of the optimized spherical phosphor and a near-UV 390 nm LED chip. When this pc-LED was operated under various forward-bias currents at room temperature, the pc-LED exhibited a bright blue-green emission band, and high color-stability against changes in input power. Accordingly, the prepared spherical phosphor appears to be an excellent candidate for white LED applications.

• 한국통신학회논문지
• /
• 제27권6C호
• /
• pp.619-624
• /
• 2002

본 논문에서는 50%의 duty cycle 출력을 가지며, 디지털 방식으로 분주수를 제어할 수 있는 새로운 분주기 구조를 제안하였다. 그리고 0.25$\mu\textrm{m}$ 2-poly, 5-metal CMOS 공정 파라미터를 이용한 HSPICE 모의실험을 통해서 제안한 주파수 분주기를 이용한 900MHz 주파수 합성기를 설계하였다. 제안한 주파수 분주기의 동작은 0.657m 2-poly, 2-metal CMOS 공정을 사용하여 제작한 칩을 측정하여 확인하였다. 설계한 전압제어발진기(VCO)는 2.5V 전원전압 하에서 900Mh의 충간주파수, $\pm$10%의 동작 범위, 154MHz/V의 이득을 가진다. 또한 모의실험 결과 주파수 합성기의 settling time은 약 $1.5\mu\textrm{m}$이고 짝수와 홀수 분주시 50%의 duty cycle과 820MHz~1GHz의 동작 주파수 범위를 갖으며, 전력소모는 대략 70mW 임을 확인하였다.

• Journal of Astronomy and Space Sciences
• /
• 제19권4호
• /
• pp.327-340
• /
• 2002

본 연구에서는 전파천문 관측연구 분야에서 외부은하의 스펙트럼 선 관측연구와 특정 전파원의 조사 관측을 위해서 필요한 광대역 디지털 자기상관분광기 시스템을 연구 개발하기 위 한 설계 연구를 수행하였다. 본 연구에서 설계되는 자기상관분광기는 기존의 시스템과는 달리 신호 입력에 대한 입력전력의 동적 범위와 입력 주파수 범위를 확대하여 어떤 시스템의 전파 분광기로도 자유롭게 사용할 수 있도록 하였다. 또한 신호의 샘플링 방식 또한 일반의 신호 검출기와는 다르게 aliasing 샘플링 방식을 사용하여, 대역 손실을 최소화하고 있으며, 상관기를 통과한 신호에 대해서는 전용의 DSP소자를 이용하여, 적분 및 퓨리에 변환 등을 하드웨어적으로 처리하도록 하여 그 신호 처리속도를 빠르게 설계하여, 최근에 많은 연구가 진행되는 우주전파 관측연구인 “On the fly”방식 등의 측정 방식을 지원할 수 있도록 설계하였다.