• 대한전자공학회논문지
• /
• 제27권3호
• /
• pp.108-115
• /
• 1990

고속 퓨리어변화(Fast Fourier Transform)연산용 2차원 시스토릭 어레이의 기본 구성요소인 단위 처리요소(Unit processing element)를 직접회로로 설계, 제작하고 제작된 칩을 평가하였다. 설계된 칩은 FFT 연산을 위한 데이타셔플링 기능과 반쪽 버터플라이 연산기능을 수행한다. 약 6,500여개의 트랜지스터로 구성된 이 칩은 표준셀 방식으로 설계되었으며, 2미크론 이중 금속 P-Well CMOS 공정으로 제작되었다. 제작된 칩을 웨이퍼 상태로 프로브카드를 이용하여 평가하였으며 그 결과, 20MHz 클럭 주파수에서 반쪽 버터플라이 연산이 0.5${\mu}sec$에 수행됨을 확인하였다. 본 논문에서 설계, 제작된 칩을 이용하여 1024-point FFT를 연산하는 경우 11.2${\mu}sec$의 시간이 소요될 것으로 예상된다.

• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.78-86
• /
• 2010

이 논문은 SDR 시스템용으로 개발된 기저대역 프로세서인 SODA-II를 활용하는데 필요한 프로그래밍 모델에 대한 것이다. SODA-II는 4개의 프로세서로 구성되는 멀티코어 시스템으로 한 코어에는 SIMD 데이터패스와 직렬 데이터패스가 모두 구현되어 있어 벡터 연산과 직렬 연산이 혼재하는 기저대역 신호처리 동작에 적합하다. SODA-II에 대한 프로그래밍 모델은 C 언어 라이브러리 형태를 가진다. 라이브러리 함수가 SODA-II의 SIMD 데이터패스를 구동시키는데 필요한 세부적인 제어동작을 모두 처리하므로 사용자는 SIMD 데이터패스 구조에 대한 자세한 이해 없이 기저대역 신호처리 알고리즘을 구현할 수 있다. 이 논문에서는 기저대역 신호처리의 핵심 연산들이 SODA-II에서 어떤 형태로 구현되는지 설명하고 응용의 예로 W-CDMA 다중 경로 탐색기와 OFDM 복호기 동작을 SODA-II에서 구현한 결과를 살펴본다.

• 융합신호처리학회논문지
• /
• 제8권4호
• /
• pp.285-292
• /
• 2007

SoC는 소프트웨어와 하드웨어가 통합 설계되는 시스템 수준 설계 플랫폼이며 상위 수준 합성은 SoC 설계방법론의 중요한 과정이다. 최근 SPARK라 불리는 병렬 상위 수준 합성 툴이 개발되었다. SPARK는 C코드를 입력받아 코드 이동과 다양한 변형 기술을 이용해서 스케줄하고 최종적으로 합성 가능한 RTL VHDL를 생성한다. 기본 적인 디지털 신호 및 영상처리 알고리즘은 반복 순환문으로 표현되며, 합성을 동해 SPARK는 다양한 루프 변형 알고리즘을 적용한다. 그러나 이 기법에 의한 합성 결과는 디자이너가 수동으로 직접 설계한 최적구현과 비교했을 때 성능 면에서 만족할 만한 결과를 생성하지 못한다. 본 논문에서는 전용 프로그램 논리소자를 가지는 새로운 SoC 플랫폼을 제안하고, C로 기술된 행위 수준 반복 순환문을 2차원 시스톨릭 어레이로 매핑하는 과정을 기술한다. 최종적으로 유도된 시스톨릭 어레이는 제안된 SoC 플랫폼 상의 전용 프로그램 논리소자 상에 구현된다.

• 융합신호처리학회논문지
• /
• 제9권3호
• /
• pp.213-218
• /
• 2008

본 논문은 양방향 위성 멀티미디어 통신시스템의 멀티미디어 STB (Multimedia Set-Top-Box)을 위한 하드웨어 기반의 고속 멀티미디어데이터 재조합 프로세서 설계 및 구현에 관한 것이다. 기존의 위성 멀티미디어 STB에서는 수신된 멀티미디어 데이터 재조합 기능을 STB의 CPU 소프트웨어 기반으로 처리하였다. 광대역 멀티미디어 서비스가 증대됨에 따라 STB의 CPU 부하가 증대되어 수신되는 멀티미디어 데이터 재조합 처리 성능이 제한되는 현상이 발생한다. 이러한 문제점을 해결하여 다양한 광대역 멀티미디어 서비스를 원활하게 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스 칩, 램 메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 검증하였다. 제시된 요구기능을 모두 만족하였으며 최대 116 Mbps 처리 성능과 실용성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2628-2635
• /
• 2010

본 논문에서는 차량용 FMCW(Frequency Modulated Continuous Wave) 레이더의 도플러 주파수와 아날로그-디지털 변환기 비트 수에 따른 탐지 성능 분석 및 신호처리부 개발을 진행하고자 한다. 성능 평가를 위한 FMCW 레이더의 시스템 모델은 송신부와 수신부로 구성되어 있으며 채널은 가우시안 잡음 환경을 사용한다. 이론과 시뮬레이션을 통해서 시스템 모델을 검증한다. 수신부에서는 수신 신호와 기준 신호사이의 부정합으로 인한 주파수 오차가 발생하게 된다. 75cm의 분해능를 갖는 FMCW 레이더에서 도플러 주파수가 약 38KHz이하인 경우 탐지 성능의 열화가 발생하지 않음을 알 수 있다. 아날로그-디지털 변환기 비트에 따른 탐지 성능은 6비트가 최소의 비트로 결정될 수 있음을 알 수 있다. 그리고 FPGA를 이용하여 디지털 송신 파형 발생기를 위한 집적 디지털 신디사이저(Direct Digital Synthesis) 칩을 기반한 FMCW 레이더 신호처리부를 설계 및 구현을 진행한다.

• 한국전자통신학회논문지
• /
• 제6권3호
• /
• pp.381-387
• /
• 2011

광범위한 지역의 센서들로부터 데이터를 획득, 제어, 감시 등을 수행하는 계측제어기는 중앙 제어실과 유기적 관계를 유지한다. 그러므로 계측제어기는 유선망보다 무선망이 효율적이다. 그러나 무선망을 이용하게 되면 외부로부터 안전성에 커다란 문제가 발생된다. 그러므로 본 논문은 계측제어기의 네트워크 효율성을 증대시키기 위하여 계측제어 무선망에 적합한 MS-WP 암호시스템을 제안하였다. 제안된 MS-WP 암호시스템을 칩 레벨로 구현하여 모의실험을 수행한 결과, AES 알고리즘에 비하여 130% 처리율 증가 및 시스템 효율이 2배 증가됨을 확인하였다. 제안된 MS-WP 암호시스템은 보안성을 증대시키며 저전력화가 가능하고 처리속도가 빨라 계측제어기에 적합할 것이라 사료된다.

• 정보처리학회논문지A
• /
• 제8A권4호
• /
• pp.345-352
• /
• 2001

본 논문에서는 리눅스를 기반으로 실시간 음성 처리 VoIP 단말기를 설계 구현한다. 설계 구현하는 하드웨어 시스템은 i486 프로세서를 기반으로 설계되며, 음성 코덱칩을 사용하여 실시간으로 음성 데이터를 처리한다. 또한 실시간 음성 데이터를 관리하고 처리하기 위해 리눅스 기반 실시간 처리 운영 체제인 RTLinux를 포팅하여 실시간 음성처리 모듈을 구현한다. 음성처리에 사용한 음성처리 모듈은 ITU-T 표준 음성 코덱인 G.723.1 사용하여 30ms 내에 24바이트로 인코딩/디코딩된 음성 데이터를 전송하도록 하고, 음성 전달의 QoS를 보장해 주기 위해서 리눅스에 실시간 음성처리 디바이스 드라이버를 설계 구현한다. 설계 구현하는 시스템의 테스트 및 타당성 검증을 위해 음성채팅 응용 프로그램을 단말기에 구현하여 통화품질을 시험한다.

• 융합신호처리학회논문지
• /
• 제23권2호
• /
• pp.91-96
• /
• 2022

현재 카메라 기반 기술 수준으로는 센서 기반 기본 생활패턴 인지 기술은 정확한 데이터를 얻기 위해서는 불편함을 감수해야 하고, 상용화 밴드 제품은 정확한 데이터 수집이 어려우며, 행동의 동기와 원인 및 심리적 영향 등을 고려하지 못하는 실정이다. 본 논문에서는 생활패턴 인지를 위한 레이더 기술은 일상생활에서 주변의 사람이나 물체를 탐지하기 위해 고안된 파형을 전송하여 반사되어 오는 수신 신호를 신호 처리함으로써 물체와의 거리, 속도, 각도를 측정하는 기술을 적용하여 기존 영상 기반의 서비스에서의 사생활 보호와 같은 이슈를 보완할 수 있도록 고안하였다. 제안 시스템의 구현을 위해 TIIWR1642 칩을 기반으로 60GHz 대역 밀리미터파 FMCW 송신/수신을 위한 RF 칩셋제어, 거리/속도/각도 검출을 위한 모듈의 개발 및 신호처리 소프트웨어를 포함한 기술을 구현하였다. 생활 정보에 대한 메타 분석으로 생활패턴의 정량적 분석을 통해 개인별 맞춤형 생활패턴 추출을 통해 자기 관리 및 행동 시퀀스를 산출하여 개인별 생활패턴의 분석이 보안 및 안전 응용서비스로 가능할 것으로 기대된다.

• 센서학회지
• /
• 제32권5호
• /
• pp.320-327
• /
• 2023

In this study, an FPGA-based sealer inspection system was developed to inspect the sealer applied to install vehicle glass on a car body. The sealer is a liquid or paste-like material that promotes adhesion such as sealing and waterproofing for mounting and assembling vehicle parts to a car body. The system installed in the existing vehicle design parts line does not detect the sealer in the glass rotation section and takes a long time to process. This study developed a line laser camera sensor and an FPGA vision signal processing module to solve this problem. The line laser camera sensor was developed such that the resolution and speed of the camera for data acquisition could be modified according to the irradiation angle of the laser. Furthermore, it was developed considering the mountability of the entire system to prevent interference with the sealer ejection machine. In addition, a vision signal processing module was developed using the Zynq-7020 FPGA chip to improve the processing speed of the algorithm that converted the profile to the sealer shape image acquired from a 2D camera and calculated the width and height of the sealer using the converted profile. The performance of the developed sealer application inspection system was verified by establishing an experimental environment identical to that of an actual automobile production line. The experimental results confirmed the performance of the sealer application inspection at a level that satisfied the requirements of automotive field standards.

• 한국소성가공학회:학술대회논문집
• /
• 한국소성가공학회 2009년도 추계학술대회 논문집
• /
• pp.41-44
• /
• 2009

A multi-stage gear mold including gears of 2mm and 1.5mm diameter was designed and machined in this research for developing micro gear mold manufacturing technology with micro endmill. Mechanical shapes having differential micro teeth were analyzed to be formed as designed and processing conditions were optimized by analyzing machined surface chip and cutting force. Based on the results, a prototype of micro multi-stage gear mold was manufactured.