• 제목/요약/키워드: channel decoder

검색결과 343건 처리시간 0.024초

WiBro 시스템을 위한 효율적인 구조의 채널 복호화기 구현 (Implementation of Efficient Channel Decoder for WiBro System)

  • 김장훈;한철희
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2007년도 하계종합학술대회 논문집
    • /
    • pp.177-178
    • /
    • 2007
  • WiBro system provides reliable broadband communication services for mobile and portable subcribers. It allows interference-free reception under the conditions of multipath propagation and transmission errors. Thus, powerful channel-error correction ability Is required. CC/CTC Decoder which Is mandatory for WiBro system needs lots of computations for real-time operation. So, it is desired to design a CC/CTC Decoder having highly optimized hardware scheme for low latency operation under high data rates. This paper proposes an efficient CC/CTC Decoder structure for high data rate WiBro system. Particularly, the proposed CTC Decoder architecture reduces decoding delay by applying pipelining and multiple decoding blocks. Simulation results show that reduction of about 80% of processing time is enabled with the proposed CC/CTC Decoder despite of increase in are.

  • PDF

An FPGA Implementation of High-Speed Adaptive Turbo Decoder

  • Kim, Min-Huyk;Jung, Ji-Won;Bae, Jong-Tae;Choi, Seok-Soon;Lee, In-Ki
    • 한국통신학회논문지
    • /
    • 제32권4C호
    • /
    • pp.379-388
    • /
    • 2007
  • In this paper, we propose an adaptive turbo decoding algorithm for high order modulation scheme combined with originally design for a standard rate-1/2 turbo decoder for B/QPSK modulation. A transformation applied to the incoming I-channel and Q-channel symbols allows the use of an off-the-shelf B/QPSK turbo decoder without any modifications. Adaptive turbo decoder process the received symbols recursively to improve the performance. As the number of iterations increase, the execution time and power consumption also increase as well. The source of the latency and power consumption reduction is from the combination of the radix-4, dual-path processing, parallel decoding, and early-stop algorithms. We implemented the proposed scheme on a field-programmable gate array (FPGA) and compared its decoding speed with that of a conventional decoder. From the result of implementation, we confirm that the decoding speed of proposed adaptive decoding is faster than conventional scheme by 6.4 times.

A Partial Response Maximum Likelihood Detection Using Modified Viterbi Decoder for Asymmetric Optical Storage Channels

  • Lee, Kyu-Suk;Lee, Joo-Hyun;Lee, Jae-Jin
    • 한국통신학회논문지
    • /
    • 제30권7C호
    • /
    • pp.642-646
    • /
    • 2005
  • We propose an improved partial response maximum likelihood (PRML) detector with the branch value compensation of Viterbi decoder for asymmetric high-density optical channel. Since the compensation value calculated by a survival path is applied to each branch metric, it reduces the detection errors by the asymmetric channel. The proposed PRML detection scheme improves the detection performance on the $2^{nd},\;3^{rd}\;and\;4^{th}$ order PR targets for asymmetric optical recording channel.

Methods to improve Log-MAP Decoding in Frequency Selective Fading Channels

  • Kim, Jeong-Su
    • 한국컴퓨터정보학회논문지
    • /
    • 제21권9호
    • /
    • pp.51-55
    • /
    • 2016
  • High-capacity, high quality services should be guaranteed in mobile communication environment. Excellent channel coding and compensation techniques are required so as to improve data reliability on fading channels. In this paper, we propose a method using double pilots, estimates and compensates for the fading of information symbols. The proposed method using Log-MAP Turbo decoder through the iterative decoder, improves BER performance under the environment of the frequency selective fading channel. Compared to the existing methods, the suggested methods show functional improvement of approximately 3dB in case that the number of iteration decoding is 5 and BER is $10^{-4}$.

비터비 복호기를 이용한 OFDM-WLAN의 채널등화 및 샘플링 클럭추적 (Viterbi Decoder-Aided Equalization and Sampling Clock Recovery for OFDM WLAN)

  • 김형우;임채현;한동석
    • 대한전자공학회논문지TC
    • /
    • 제42권5호
    • /
    • pp.13-22
    • /
    • 2005
  • OFDM(orthogonal frequency division multiplexing) 변조를 이용한 WLAN(wireless local area network) 시스템은 고속 무선 데이터 통신을 위한 대표적 수단으로 전송률의 향상을 위해 활발히 연구되고 있다. 본 논문에서는 WLAN의 정확한 채널 등화와 샘플링 클럭 추적을 위하여 비터비 복호기 출력을 이용한 등화 및 샘플링 클럭 추적 알고리듬을 제안한다. 이 알고리듬은 파일럿 신호를 이용하여 대략의 클럭 주파수 복원과 채널등화를 수행한 후 비터비 복호기의 출력을 다시 부호화하여 등화 및 샘플링 클럭의 추적에 이용하는 알고리듬이다. 제안한 알고리듬의 우수성을 ETSI WLAN 채널 환경에서 컴퓨터 모의실험을 통하여 보였다.

Fano Decoding with Timeout: Queuing Analysis

  • Pan, W. David;Yoo, Seong-Moo
    • ETRI Journal
    • /
    • 제28권3호
    • /
    • pp.301-310
    • /
    • 2006
  • In mobile communications, a class of variable-complexity algorithms for convolutional decoding known as sequential decoding algorithms is of interest since they have a computational time that could vary with changing channel conditions. The Fano algorithm is one well-known version of a sequential decoding algorithm. Since the decoding time of a Fano decoder follows the Pareto distribution, which is a heavy-tailed distribution parameterized by the channel signal-to-noise ratio (SNR), buffers are required to absorb the variable decoding delays of Fano decoders. Furthermore, since the decoding time drawn by a certain Pareto distribution can become unbounded, a maximum limit is often employed by a practical decoder to limit the worst-case decoding time. In this paper, we investigate the relations between buffer occupancy, decoding time, and channel conditions in a system where the Fano decoder is not allowed to run with unbounded decoding time. A timeout limit is thus imposed so that the decoding will be terminated if the decoding time reaches the limit. We use discrete-time semi-Markov models to describe such a Fano decoding system with timeout limits. Our queuing analysis provides expressions characterizing the average buffer occupancy as a function of channel conditions and timeout limits. Both numerical and simulation results are provided to validate the analytical results.

  • PDF

블록 기반의 분산 비디오 코딩을 위한 채널 예측 기법 (Channel Estimation for Block-Based Distributed Video Coding)

  • 민경연;박시내;유성은;심동규;전병우
    • 대한전자공학회논문지SP
    • /
    • 제48권2호
    • /
    • pp.53-64
    • /
    • 2011
  • 본 논문은 분산 비디오 코딩을 위하여, 수신된 움직임 벡터 기반으로 보조정보의 채널의 상태를 예측하는 기법을 제안한다. 제안한 복호기는 보조정보의 움직임 벡터를 측정하여 부호기로 전송한다. 부호기는 수신된 움직임 벡터를 기반으로 복호기의 보조정보와 동일한 예측 보조정보를 생성함으로써, 복호기의 보조정보의 성능을 측정하고, 이를 복호기로 전송한다. 또한 복호기는 수신된 오류 정보를 통하여 정확한 교차확률을 적응적으로 적용한다. 제안하는 방법은 정확한 신뢰도를 전파함으로써, 채널 복호기의 복잡도를 감소시킬 수 있으며, 적은 패리티 비트로 높은 오류정정 성능을 나타낼 수 있다. 실험 결과, 제안한 방법이 기존의 방법들과 대비하여, 비트-왜곡 성능이 증가하고 복잡도가 감소한 것을 확인 할 수 있다.

CDMA2000 1X 스마트 안테나 기지국용으로 구현된 액세스 채널 복조기의 성능 분석 (Performance Analysis of Access Channel Decoder Implemeted for CDMA2000 1X Smart Antenna Base Station)

  • 김성도;현승헌;최승원
    • 한국통신학회논문지
    • /
    • 제29권2A호
    • /
    • pp.147-156
    • /
    • 2004
  • 본 논문은 CDMA2000 1X 신호 환경에서 동작하는 스마트 안테나 기지국의 각 안테나 소자에서 수신된 독립적인 신호를 이용하여 다이버시티 이득을 얻는 액세스 채널 복조기를 구현하고 구현된 복조기의 성능을 분석한다. 제안된 액세스 채널 복조기는 4개의 핑거를 지원하는 탐색기와 왈쉬 복조기 그리고 복조 제어기로 구성되고, 이들은 Alters사의 백만 게이트급 FPGA인 APEX EP20K1000EBC652와 TI사의 TMS320C6203으로 구현되었다. 제안된 액세스채널 복조기는 스마트 안테나 기지국이 최적의 웨이트 벡터를 얻을 수 없는 액세스 상태에서 데이터 복조 성능을 증가시키는 것이다. 본 논문에서는 실증시험을 통해서 위상 다이버시티 기법이 적용된 액세스채널 복조기의 성능이 기존의 액세스채널 복조기보다 우수함을 액세스 프로브 검출 확률, 액세스 실패 확률, 왈쉬 복조기에서의 $E_{b/}$ $N_{o}$ 항목에서 확인하였다.다.

하향링크 다중 사용자 MIMO 통신 시스템을 위한 확장형 고정복잡도 스피어 복호기 (An Extendable Fixed-Complexity Sphere Decoder for Downlink Multi-User MIMO Communication System)

  • 구지훈;김용석;김재석
    • 한국통신학회논문지
    • /
    • 제39A권4호
    • /
    • pp.180-187
    • /
    • 2014
  • 본 논문에서는, 하향 다중 사용자 MIMO 환경에서 간섭 검출 및 제거를 하기위해 확장된 fixed-complexity sphere decoder (FSD) 알고리즘이 제안되었다. 제안된 알고리즘은, generalized sphere decoder (GSD) 알고리즘을 이용한 채널행렬 확장과 간섭신호와 요구신호를 고려한 채널행렬 순서화를 통해 FSD 알고리즘을 간섭신호 검출에 활용 가능하도록 확장 하였다. IEEE802.11ac의 통신모드 중 네 명의 다중 사용자에게 각각 702 Mbit/s 전송이 가능한 환경의 몬테카를로실험을 통해서, 제안된 알고리즘이 10% packet error rate기준으로 간섭제거 기능이 없는 maximum-likelihood 검출성능 대비 $E_b/N_0$가 약 3 dB 향상됨을 보여주었다.

멀티코어 DSP를 이용한 다중 안테나를 지원하는 SDR 기반 LTE-A PDSCH 디코더 구현 (Implementation of SDR-based LTE-A PDSCH Decoder for Supporting Multi-Antenna Using Multi-Core DSP)

  • 나용;안흥섭;최승원
    • 디지털산업정보학회논문지
    • /
    • 제15권4호
    • /
    • pp.85-92
    • /
    • 2019
  • This paper presents a SDR-based Long Term Evolution Advanced (LTE-A) Physical Downlink Shared Channel (PDSCH) decoder using a multicore Digital Signal Processor (DSP). For decoder implementation, multicore DSP TMS320C6670 is used, which provides various hardware accelerators such as turbo decoder, fast Fourier transformer and Bit Rate Coprocessors. The TMS320C6670 is a DSP specialized in implementing base station platforms and is not an optimized platform for implementing mobile terminal platform. Accordingly, in this paper, the hardware accelerator was changed to the terminal implementation to implement the LTE-A PDSCH decoder supporting the multi-antenna and the functions not provided by the hardware accelerator were implemented through core programming. Also pipeline using multicore was implemented to meet the transmission time interval. To confirm the feasibility of the proposed implementation, we verified the real-time decoding capability of the PDSCH decoder implemented using the LTE-A Reference Measurement Channel (RMC) waveform about transmission mode 2 and 3.