• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.85-92
• /
• 2009

본 논문은 시스톨릭 어레이와 덧셈기 트리를 조합한 하이브리드 구조를 갖는 MPEG-4 인코더용 전역 탐색 블록 정합 움직임 추정 회로를 제안한다. 제안된 회로는 적은 수의 클럭 싸이클로 움직임 추정을 할 수 있도록 시스톨릭 어레이를 활용하고, 필요한 회로 자원을 줄이기 위해서 덧셈기 트리를 활용한다. 1/2화소 움직임 추정을 위한 보간 회로는 6개의 덧셈기, 4개의 뺄셈기, 10개의 레지스터로 구성하였으며, 자원 공유 및 효율적인 스케줄링 기법을 통하여 성능을 향상시켰다. 정수화소 및 1/2 화소를 위한 움직임 추정 회로를 Verilog HDL을 사용하여 RTL에서 설계하였다. 130nm 표준 셀 라이브러리를 사용하여 합성한 논리 수준 회로는 218,257 게이트로 구성되었으며, D1($720{\times}480$) 이미지를 초당 94장 처리할 수 있다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.45-53
• /
• 2015

적응적 가중치 윈도우 알고리즘은 기존의 지역적 정합방법의 단점인 낮은 정합률을 보완하면서 전역적 방법에 비하여 실시간 하드웨어 설계가 용이하다는 장점을 갖고 있다. 본 논문에서는 객체를 분리하는데 더 유리한 지오데식 가중치 윈도우 알고리즘을 사용하여 실시간 처리가 가능한 시스템을 설계하였다. 효율적인 하드웨어 설계와 처리 효율을 높이기 위해 데이터 의존성에 따른 스케줄링을 분석하였고 계산시간이 가장 긴 가중치 계산을 기준으로 계산 단계를 최소화하여 병렬 처리를 적용하였다. 지수함수 연산은 에러분석을 기반으로 계단(step) 함수로 구현하여 하드웨어 자원을 줄이고 설계 효율을 높였다. 설계한 시스템은 verilogHDL로 설계되었으며 동부하이텍 0.18um 라이브러리를 사용하여 Synopsis를 통해 합성하였고 츠쿠바 영상을 기준으로 2.22%의 에러율과 260MHz(25fps)의 최대 동작주파수, 182K 게이트의 하드웨어 자원을 사용한다.

• 한국통신학회논문지
• /
• 제37B권12호
• /
• pp.1138-1147
• /
• 2012

케이블과 DSL의 대안으로서 라스트 마일(last mile)의 광역 접근을 무선으로 가능하게 해주며 고속 인터넷 서비스를 제공할 수 있는 표준 기술로 알려진 WiMAX에 셀 용량의 증대와 셀 커버리지를 확장하기 위하여 Mobile Multihop Relay 기술이 추가적으로 제안 되면서 많은 관심을 모으고 있다. 본 논문에서는 셀 커버리지를 확장하기 위하여 릴레이 노드(RS)를 운용하는 방법에 초점을 맞추고 사용자 노드(SS)들에 대한 형평성을 고려한 자원할당 알고리즘을 사용하여 다중홉 릴레이 네트워크의 성능을 분석하였으며, 특히 주파수 재사용 기법을 적용할 때에 릴레이 노드들 간의 간섭 현상이 셀 용량에 미치는 영향을 구체적으로 분석하여 비용 효과를 고려한 셀 커버리지 확장 방법을 제안한다.

• 한국통신학회논문지
• /
• 제41권12호
• /
• pp.1844-1850
• /
• 2016

양방향 필터(bilateral filter)는 필터링 시 주변 화소의 평균을 계산하여 경계 보존과 잡음제거에 장점을 가진다. 본 논문에서는 윈도우 분할 기반 양방향 필터에 대하여 실시간 처리가 가능한 시스템을 설계하였다. 윈도우 내부의 주변 화소를 5분할하고 연속된 중심화소와 공유하는 주변 화소를 동시에 연산하는 파이프라인 스케줄링을 적용한 병렬 처리 기법으로 성능을 개선하였다. 비트 폭에 따른 필터 성능과 하드웨어 자원 소모에 대한 상충관계(tradeoff)를 고려하였으며, 필터링 결과 영상의 PSNR 분석을 통하여 비트를 할당하였고 사용된 지수함수는 16단계의 계단함수 LUT를 적용하였다. 설계한 시스템은 verilogHDL로 설계되었으며, 동부하이텍 110nm 라이브러리를 사용하여 Synopsys를 통해 합성하였고 416MHz의 최대 동작주파수에서 416Mpixels/s(397fps)의 처리량(throughput)과 132K 게이트의 하드웨어 자원을 사용한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.103-103
• /
• 2000

In this paper to cope with the reduction of products life-cycle as the variety of products along with the various demands of consumers, a virtual simulator is developed to make the changeover of manufacturing line efficient to embody a virtual simulation similar to a real manufacturing line. The developed virtual simulator can design a layout of a factory and make the time scheduling. Every factory has one simulator so that one product can be manufactured in the factories to use them as virtual factories. We suggest a scheme that heightens the agility to the diversity of manufacturing models by making the information of manufacturing lines and products models to be shared. The developed unit simulator can construct a proper virtual manufacturing line along with the required process of products using several kinds of operator and work cell. A user with the simulator can utilize an interface that makes one to manage the separate task process for each manu(acturing module, change operator components and work cells, and easily teach tasks of each task module. The developed simulator was made for users convenience by Microsoft Visual C++ 6.0 that can develop a program supplying graphic user interface environment and by OpenGL of the Silicon Graphics as a graphic library to embody 3D graphic environment. Also, we show that the simulator can be used efficiently for the agile manufacturing by the communication among the factories being linked by TCP/IP and a hybrid database system made by a hierarchical model and a relational model being developed to standardize the data information.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1514-1525
• /
• 1998

VBR(variable bit rate) MPEG 비디오 트래픽의 가장 큰 특징은 픽쳐 형태별로 통계 특성과 GOP(group of pictures)구조에 따른 주기적인 트래픽 발생 패턴이다. 특히, GOP의 시작인 1-픽쳐에서는 다른 픽쳐들보다 매우 큰 양의 트래픽이 발생한다. 따라서, VBR MPEG비디오 정보원이 다중화 될 때, 이들의 시작 시간 배열은 ATM 다중화기의 셀 손실 특성에 큰 영향을 줄 수 있다. 본 논문에서는 VBR MPEG 비디오 정보원들이 임의의 시작 시간 배열을 갖는 환경하에서의 ATM 다중화기의 성능 해석 모델을 제안하였다. 성능 해석을 위하여 개별 트래픽과 다중화된 트래픽을 NDPP(non-deterministic periodic process)로서 모델링 하였고, 다중화기는 U-state NDPP/D/1/B 큐잉 시스템으로 모델링 하였다. 해석 결과는 모의 실험의 결과와 매우 유사한 경향임을 보여준다. 시작 시간 배열과 ATM 다중화기의 성능간의 관계를 고찰함으로서. 다중화 성능을 최대화하도록 다중화되는 VBR MPEG 비디오 정보원들의 시작 시간을 배열하기 위한 방안을 제시하였다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.90-98
• /
• 2013

지역적 정합방법을 이용한 스테레오 시스템은 알고리즘의 특성상 하드웨어 설계가 용이하여 많이 사용되나 낮은 정합률로 인해 정확한 깊이 영상을 얻기 힘들기 때문에 많은 응용 분야에 사용하기에 제한이 있다. 본 논문에서 제안한 스테레오 시스템은 픽셀의 변화도(gradient)를 기반으로 한 적응적인 가중치 알고리즘을 이용하여 높은 정합 성능을 보이며 하드웨어로 설계하였을 때 실시간처리가 가능하다. 일반적으로 적응적인 가중치 윈도우를 적용할 경우 중간 결과를 재사용하기 불가능하지만 행, 열을 분리하여 처리함으로써 데이터를 재사용할 수 있고 따라서 처리성능이 개선되었다. 알고리즘에 필요한 지수 및 아크탄젠트 함수를 구현하기 위해 선형(PWL, piecewise linear) 및 계단(step) 함수 등으로 근사화한 뒤 에러를 분석하여 최선의 파라미터를 선택하였다. 제안한 구조는 실시간처리를 위하여 9개의 프로세서를 사용하여 병렬처리를 하였으며, 동부하이텍 0.18um 라이브러리로 합성하였을 경우 최대 동작주파수 350MHz(33 fps)와 424K 게이트의 하드웨어 복잡도를 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.257-260
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소비가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• Journal of Positioning, Navigation, and Timing
• /
• 제7권2호
• /
• pp.53-59
• /
• 2018

This paper proposes a pseudo-random beamforming technique for time-synchronized mobile base stations (BSs) for multi-cell downlink networks which have mobility. The base stations equipped with multi-antennas and mobile stations (MSs) are time-synchronized based on global positioning system (GPS) signals and generate a number of transmit beamforming matrix candidates according to the predetermined pseudo-random pattern. In addition, MSs generate receive beamforming vectors that correspond to the beam index number based on the minimum mean square error (MMSE) using transmit beamforming vectors that make up a number of transmit beamforming matrices and wireless channel matrices from BSs estimated via the reference signals (RS). Afterward, values of received signal-to-interference-plus-noise ratio (SINR) with regard to all transmit beamforming vectors are calculated, and the resulting values are then feedbacked to the BS of the same cells along with the beam index number. Each of the BSs calculates each of the sum-rates of the transmit beamforming matrix candidates based on the feedback information and then transmits the calculated results to the BS coordinator. After this, optimum transmit beamforming matrices, which can maximize a sum-rate of the entire cells, are selected at the BS coordinator and informed to the BSs. Finally, data signals are transmitted using them. The simulation results verified that a sum-rate of the entire cells was improved as the number of transmit beamforming matrix candidates increased. It was also found that if the received SINR values and beam index numbers are feedbacked opportunistically from each of the MSs to the BSs, not only nearly the same performance in sum-rate with that of applying existing feedback techniques could be achieved but also an amount of feedback was significantly reduced.

• 한국컴퓨터정보학회논문지
• /
• 제15권6호
• /
• pp.49-56
• /
• 2010

본 논문은 직교주파수분할다중접속방식 기반의 마이크로 기지국을 위한 PHY-MAC 계층에서 최적화된 자원할당 기법에 대해 연구한다. 본 논문에서는 PHY-MAC 계층 간 제어 정보 흐름 및 기능 구현을 포함하여 계층 간 최적화된 2단계 자원할당 기법을 제안한다. 제안하는 2단계 자원할당 기법은 사용자 그룹핑 단계 및 자원할당 단계로 구성된다. 사용자 그룹핑 단계에서는 각 사용자별 PHY-MAC 계층 특성에 따라 사용자들을 매크로 기지국 자원을 할당받을 사용자 그룹과 마이크로 기지국 자원을 할당받을 사용자 그룹으로 분류한다. 자원할당 단계에서는 사용자 그룹 내의 각 사용자별로 실제 할당 받을 자원의 형태 및 양을 결정하는 스케줄러를 정의한다. 제안하는 기법에서는 다이버시티 및 AMC 기법을 스케줄러 정의에 활용한다. 시뮬레이션 결과는 제안하는 방법이 마이크로 기지국을 고려하지 않는 기존 방법에 비해 평균 셀 수율을 40~80% 증가시킬 수 있음을 보인다.