• 한국생명과학회:학술대회논문집
• /
• 한국생명과학회 2007년도 제48회 학술심포지움 및 추계국제학술대회
• /
• pp.84.2-84.2
• /
• 2007

See Full Text

• 한국자기학회지
• /
• 제5권5호
• /
• pp.854-857
• /
• 1995

비자성 분순물을 갖는 $CuF_{2}.2H_{2}O$의 수소 핵자기공명을 77-295 K의 온도범위에서 수행하였다. 그 결과 수소의 스핀-격자 완화율을 지배하는 메카니즘이 구리 전자 스핀의 재주넘기(filp)와 전자-포논 상호작용(Raman process)의 변조에 의한 것임을 알 수 있었다. 또한 전자 스핀 재주넘기에 대한 교환에너지 $1.8(\pm0.04)$ K를 구할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.53-58
• /
• 2013

An innovative packaging solution, Flip Chip with Copper (Cu) Column bond on lead (BOL) Enhanced Process (fcCuBE$^{(R)}$) delivers a cost effective, high performance packaging solution over typical bond on capture pad (BOC) technology. These advantages include improved routing efficiency on the substrate top layer thus allowing conversion functionality; furthermore, package cost is lowered by means of reduced substrate layer count and removal of solder on pad (SOP). On the other hand, as electronic packaging technology develops to meet the miniaturization trend from consumer demand, reliability testing will become an important issue in advanced technology area. In particular, electromigration (EM) of flip chip bumps is an increasing reliability concern in the manufacturing of integrated circuit (IC) components and electronic systems. This paper presents the results on EM characteristics on BOL and BOC structures under electrical current stressing in order to investigate the comparison between two different typed structures. EM data was collected for over 7000 hours under accelerated conditions (temperatures: $125^{\circ}C$, $135^{\circ}C$, and $150^{\circ}C$ and stress current: 300 mA, 400 mA, and 500 mA). All samples have been tested without any failures, however, we attempted to find morphologies induced by EM effects through cross-sectional analysis and investigated the interfacial reaction characteristics between BOL and BOC structures under current stressing. EM damage was observed at the solder joint of BOC structure but the BOL structure did not show any damage from the effects of EM. The EM data indicates that the fcCuBE$^{(R)}$ BOL Cu column bump provides a significantly better EM reliability.

• 한국세라믹학회지
• /
• 제50권3호
• /
• pp.238-243
• /
• 2013

We investigated the effect of Pb-metal filler added to a hybrid paste(PbO-$Bi_2O_3-B_2O_3$-ZnO glass frit and Pb-powder), for joining flip-chip sat lower temperatures than normal. The glass transition temperature was detected at $250^{\circ}C$ and the softening point occurred at $330^{\circ}C$. As the temperature increased, the specific density decreased due to the volatility of the Pb-metal and boron component in the glass. When the glass was heat-treated at $350^{\circ}C$ for 5 min, XRD results revealed a crystalline $Pb_4Bi_3B_7O_{19}$ phase that had been initiated by the addition of Pb-filler in the hybrid paste. The addition of the Pb-metal filler caused are action between the Pb-metal and glass that accelerated the formation of the liquid phase. The liquid phase that formed, promoted bonding between the flip-chip substrate sat lower temperature.

• 한국전자파학회논문지
• /
• 제24권12호
• /
• pp.1120-1127
• /
• 2013

본 논문에서는 칩온웨이퍼(Chip on Wafer: CoW) 공정기술을 이용한 새로운 칩온칩(Chip on Chip: CoC) 플립칩 범프 구조들을 제안하여 설계, 제작하고, 초고주파 영역에서의 응답 특성을 분석하였다. Cu 필러(Pillar)/SnAg, Cu 필러/Ni/SnAg의 기존 범프들, 그리고 SnAg, Cu 필러/SnAg, Cu 필러/Ni/SnAg를 Polybenzoxazole(PBO)로 보호한 새로운 범프들을 구성하여 웨이퍼의 $2^{nd}$ Polyimide(PI2) 층의 도포 유무에 따라 10가지 형태의 CoC 샘플들을 구조 설계하였고, 20 GHz까지의 주파수 특성이 고찰되었다. 측정 결과를 고려할 때 PI2 층이 도포된 소자들이 본 실험에 사용된 배치 플립칩 공정에 더 적합함을 알 수 있었고, 18 GHz에서 평균 0.14 dB의 삽입 손실을 보였다. 미세 패드 간격을 가지는 칩의 패키지 용도로 새로 개발된 범프들의 삽입 손실(0.11~0.14 dB)은 기존 범프들의 삽입 손실(0.13~0.17 dB)과 비교해 18 GHz까지 유사한 성능을 보이거나, 다소 좋은 특성을 보여 높은 집적도를 요구하는 다양한 초고주파 패키지에 활용될 수 있음이 확인되었다.

• 마이크로전자및패키징학회지
• /
• 제21권1호
• /
• pp.1-6
• /
• 2014

고출력 LED 패키지의 열적 경로(thermal path)를 줄이기 위해 플립칩 본딩법에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 Au-Sn 열압착 본딩 및 Sn-Ag-Cu(SAC) 리플로우 본딩을 이용하여 본딩 특성 및 열적특성을 비교 평가 하였다. Au-Sn 열압착 본딩은 50 N에서 $300^{\circ}C$의 접합온도로 본딩하였고, SAC 솔더는 솔더페이스트를 인쇄한 후 리플로우법으로 피크온도 $255^{\circ}C$에서 30 sec에서 본딩하였다. SAC 솔더를 사용한 LED 패키지의 전단강도는 $5798.5gf/mm^2$로 Au-Sn 열압착 본딩의 $3508.5gf/mm^2$에 비해 1.6배 높았다. 파단면과 단면분석 결과 Au-Sn, SAC 솔더 모두 LED 칩 내부에서 파단이 일어나는 것을 관찰하였다. 반면 Au-Sn 열압착 본딩 샘플의 열저항은 SAC솔더 접합 샘플에 비해 낮았으며, SAC 솔더 접합부 내부의 기공에 의해 열저항이 커짐을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권1호
• /
• pp.58-64
• /
• 2013

In this paper, two new flip-flop circuits with PCRAM latches that are FF-1 and FF-2, respectively, are proposed not to waste leakage during sleep time. Unlike the FF-1 circuit that has a normal PCRAM latch, the FF-2 circuit has a selective write latch that can reduce the switching activity in writing operation to save switching power at sleep-in moment. Moreover, a sequential sleep-in control is proposed to reduce the rush current peak that is observed at the sleep-in moment. From the simulation of storing '000000' to the PCRAM latch, we could verify that the proposed FF-1 and FF-2 consume smaller power than the conventional 45-nm FF if the sleep time is longer than $465{\mu}s$ and $95{\mu}s$, respectively, at $125^{\circ}C$. For the rush current peak, the sequential sleep-in control could reduce the current peak as much as 77%.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.7-15
• /
• 2006

63Sn-37Pb 솔더의 실시간 electromigration 거동 관찰을 박막형 edge 이동 선형시편과 주사전자현미경을 이용하여 실시하였다. 공정조성 63Sn-37Pb 솔더의 electromigration에 의한 edge 이동 잠복기는 $90{\sim}110^{\circ}C$에서 뚜렷하게 존재하였다. 온도에 따른 electromigration 우선확산원소는 실험온도 $90{\sim}110^{\circ}C$에서 Pb, $25{\sim}50^{\circ}C$에서는 Sn으로 나타났고, $70^{\circ]C$에서는 Sn과 Pb가 거의 동시에 이동하여 우선확산 원소가 관찰되지 않았다. $90{\sim}110^{\circ}C$에서 관찰된 SnPb의 electromigration에 의한 edge 이동 잠복기는 Pb 우선이동에 의해 발생되었다. 이러한 edge 이동 잠복기의 존재는 플립칩 (flip chip) 솔더범프의 수명과 밀접한 관계를 가지는 것으로 보인다. Electromigration에 의해 발생되는 SnPb 솔더의 우선확산원소의 온도 의존성은 Pb와 Sn의 확산계수와 함께 $Z^*$ (전기장내의 유효전하 수)도 크게 영향을 미치는 것으로 생각된다.

• 한국재료학회지
• /
• 제6권7호
• /
• pp.700-708
• /
• 1996

Flip chip bonding에 무전해도금기술을 적용하여 solder bumper형성의 최적 조건을 규명하였다. 시편은 AI 패턴된 4 inch Si 웨이퍼를 사용하고, 활성화 처리시 zincate 용액을 사용하였으며, 무전해 도금은 Ni-P 도금액고 Au immersion 용액을 사용하였다. 활성화 물질의 AI 침식정도 및 Zn 석출 정도를 알아보기 위하여 EDS측정을 하였고, 각 공전에서의 표면형상을 알아보기 위해 SEM 분석을 하였다. 열처리 후 금도금층의 주 결정성장 방향은 XRD를 이용하여 측정하였다. 산처리에서 질산과 황산 중 질산에 의한 산화막제거 정도가 더 우수하게 나타났다. 활성화 처리시 zincate 용액을 희석시킬수록 입자 크기가 미세해 지고, 활성화 물질은 pH 13-13.5, 상온, 농도 15-25%의조건에서 크기가 작은 Zn 활성화 물질이 균일하게 분포하였다. Ni과 Auan전해도금 속도는 온도와 pH가 증가할수록 증가하였다. Ni 무전해 도금 조건은 pH 4.5, 온도 $90^{\circ}C$, 시간 20분이며, Au 무전해 도금조건은 pH7, 온도 $80^{\circ}C$, 시간 10분이었다. 상온에서 $400^{\circ}C$까지 30분동안 열처리 한 후 금도금막의 결정 방향은 pH 7, 온도 $80^{\circ}C$, 시간 10분이었다. 상온에서 $400^{\circ}C$까지 30분 동안 열처리 한 후 금도금막의 결정 방향은 pH 7에서 (111), pH 9에서는 (200)과 (111)이 주 peak로 나타났으며, 열처리에 의한 결정 방향의 변화는 없었다. 전체 공정에서 최종적인 표면 형상에 영향을 주는 단계는 활성화 처리로서 flip chip의 bonding layer형성에 가장 중요한 요소임을 알 수 있었다.보다 자생지(自生地)에서 높은 함량(含量)을 보였다. 5. 무기성분함양(無機成分含量)의 차이(差異)는 K의 경우(境遇) 자생지(自生地)에서 보다 재배지(栽培地)에서 평균적(平均的)으로 10배이상(倍以上) 정도(程度) 높은 함량(含量)의 차이(差異)를 보였으나 Mn, Zn, Na, Cu 등(等)은 일정(一定)한 경향(傾向)을 보이지 않는 것으로 나타났다. 6. 유리(遊離) 아미노산(酸)의 함량(含量)은 자생지(自生地은)보다 재배지(栽培地)에서 전반적(全般的)으로 높은 함량(含量)을 나타내었고, 특(特)히 Arginine은 다른 성분(成分)들과 비교(比較)해 볼 때 가장 높은 조성(組成)의 차이(差異)를 나타내었다. 7. 야생(野生)더덕과 재배(栽培)더덕의 정유성분수율(精油成分收率)은 자생지재배(自生地栽培)에서는 모두 0.004% 였고 재배지(栽培地)에서는 야생(野生)더덕이 0.005%였다. 8. 더덕의 재배장소(栽培場所)에 따른 향기성분(香氣成分)은 총(總) 21종(種)이었으며 自生地(自生地)에서 야생(野生)더덕은 16종(種), 재배(栽培)더덕은 18종(種)이었고, 재배지(栽培地)에서 야생(野生) 더덕은 14종(種), 재배(栽培)더덕은 20(種)이었다. 9. Trans-2-hexanol은 야생(野生)더덕의 자생지(自生地) 재배(栽培)에서 피이크 면적(面積) 당(當) 50.3%, 재배지(栽培地)에서 피이크 면적(面積) 당(當) 43.3%를 보였으며 amylalcohol, furfuryl acetate, 2-methoxy-4-vinyl phenol(MVP)는 재배(栽培)더덕에서만 확인(確認)되었다.는 KI, BMI와 유의적인 양의 상관관계를 보였고 (p<0.01), HCL-C은 비체중, BMI, LBM, TBM와 유의적인 음의 상관관계를 보였으며, (p<0.01), KI, SBP와도 음의 상관관계를 보였다. (p<0.05), LCL-C는 KI와 유의적이인 양의

• 한국전자통신학회논문지
• /
• 제9권12호
• /
• pp.1345-1352
• /
• 2014

최근에 SoC 버스구조의 대안으로 NoC가 대두되고 있으며, NoC에서 다중클럭이 사용되어 클럭의 주파수는 같지만 clock skew 등으로 인한 위상차이가 발생하므로 데이터 전송 시에 클럭에 대한 동기회로가 사용되고 있다. 본 논문에서는 NoC 클럭의 위상차가 발생하는 경우 데이터의 손실이 발생할 수 있는 불안정상태 (metastability)를 정의하고 분석한다. 180nm CMOS 공정 파라미터를 사용하여 래치와 플립플롭을 설계하고, 1GHz 클럭을 사용하여 모의실험을 수행하였다. 모의실험 결과에서 출력에 로직 1과 0이 아닌 중간 값을 가지는 불안정상태를 래치와 플립플롭에서 확인하였다. 그리고 불안정상태 값이 상당히 긴 시간 동안 존재하여 온도, 공정변수, 전원 크기 등의 주변 환경에 의하여 출력 값이 변할 수 있어 입력값을 손실할 수 있다는 것을 확인하였으며, 이러한 결과는 NoC에서 위상차 동기회로 설계 시에 유용하게 사용될 수 있을 것이다.