• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.415-418
• /
• 2011

WiMAX, WLAN 등의 무선통신 시스템에 사용되는 LDPC(low-density parity check) 복호기의 핵심 기능블록인 DFU(decoding function unit)의 회로 최적화를 제안한다. 최소합(min-sum) 복호 알고리듬 기반의 DFU는 2의 보수 값과 sign-magnitude 값 사이의 변환이 필요하여 회로가 복잡해진다. 본 논문에서는 sign-magnitude 연산 기반의 DFU를 설계하여 수체계 변환과정을 제거함으로써 회로를 간소화시키고 동작속도를 향상시켰다.

• 한국통신학회논문지
• /
• 제35권11C호
• /
• pp.901-906
• /
• 2010

겔러거와 맥케이에 의해 처음 소개된 LDPC(Low density parity check)부호는 성능의 우수함 및 간단한 복호과정으로 많은 관심을 받아 왔으며, 특히 DVB-Satellite 2, DVB-Cable 2, DVB-Terrestrial 2 등의 차세대 방송시스템에서 널리 사용되고 있다. LDPC 부호의 성능은 충분히 긴 길이의 부호어와 iterative decoder를 사용함으로서 샤논의 한계에 거의 근접하는 성능을 보여준다. 그러나, LDPC 부호는 현재 이동통신에서 널리 사용되고 있는 Turbo 부호와 비교해서 복잡한 부호화 과정이 단점으로 지적되고 있다. 본 논문에서는 IRA 부호기를 사용하여 DVB-S2 LDPC 부호기의 성능을 향상 시킬 수 있는 방안을 제안한다.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.104-113
• /
• 2013

60GHz 멀티-기가비트 WPAN 시스템을 위한 고속 QC-LDPC 복호기의 구조를 제안한다. 제안한 QC-LDPC 복호기 설계를 위하여 4 블록-병렬 계층 복호 기술과 fixed wire network 기술이 적용 되었다. 2단 파이프라이닝과 4 블록-병렬 계층 복호기술은 동작 주파수와 데이터 처리량을 개선시키는데에 큰 효과가 있다. 또한 본 제안한 복호기 구조에서 스위치 네트워크를 구현하여 위하여 fixed wire network로 간단하게 구현될 수 있으면 하드웨어 복잡도를 크게 감소시킬 수 있다. 제안한 672-비트, rate-1/2인 QC-LDPC 복호기 구조는 90-nm CMOS 표준 셀을 이용해 설계 및 합성하였다. 성능 분석 결과 제안한 QC-LDPC 복호기 구조는 794K 게이트를 가지며 클락 속도 290MHz 에서 작동한다. 12-iteration일 때 데이터 처리율은 3.9 Gbps 이며 60GHz WPAN 시스템에 적용되어 사용 될 수 있다.

• 한국통신학회논문지
• /
• 제28권5C호
• /
• pp.532-538
• /
• 2003

본 논문에서는 다중 경로 이동통신 환경에서 LDPC 코드를 COFDM-CDMA에 적용하는 기법을 제안한다. LDPC 코드는 부호화율이 증가함에 따라 AWGN 채널이나 플랫 페이딩 채널에서는 우수한 복호화 성능을 나타내지만 수신 신호의 품질이 상대적으로 열악한 다중 경로 페이딩 채널의 경우에서는 LDPC 코딩의 성능 또한 상대적으로 저하된다. SNR이 16 ㏈ 이하인 다중 경로 이동통신 환경에서 부호화율이 1:3 이하인 LDPC 코드의 복호 기능을 만분의 일 이차의 BER로 낮추기 위해서는 LDPC 코드의 패리티 정보와 함께 COFDM-CDMA 수신기의 등화기 탭 값 갱신을 위한 채널 추정 파일럿 정보를 전송 심벌에 포함시켜야 한다. 예를 들어, 일반적인 1:3 LDPC 코드로 부호화된 전송 심벌의 데이터와 패리티의 비율이 1:3이라면 제안한 방식의 LDPC 채널 부호화기는 데이터, 패리티 및 파일럿의 비율이 1:2:1이 된다. 전송 심벌에 포함되는 파일럿 정보는 채널 추정 및 등화기 탭 값 갱신에 사용될 뿐 만 아니라 이 정보를 패리티 정보와 함께 LDPC 코드의 복호화에도 사용함으로써 동일한 데이터 전송율에서 1:3, LDPC 코드보다 더 우수한 성능을 얻을 수 있다. 다중 경로 레일리 페이딩 채널 환경에서 제안한 기법을 COFDM-CDMA 시스템에 적용하여 그 성능을 분석한 결과, 제안한 방식의 성능이 순수한 LDPC 코드를 적용한 시스템에 비하여 SRN 대 BER 측면에서 더 우수한 성능을 나타냄을 확인하였다.

• 방송공학회논문지
• /
• 제16권6호
• /
• pp.1026-1035
• /
• 2011

본 논문은 기존 블록 터보 부호의 SISO(Soft-input Soft-output) 기반 반복 복호 알고리즘의 일반화 및 활용에 대한 연구를 다루고 있다. R. M. Pyndiah는 AWGN 채널(Additive White Gaussian Noise Channel)에서 2차원 Linear Block Code(선형 블록 부호, LBC) 결합으로 구성된 Product 부호의 SISO 반복 복호 방식을 제안했으며, 이를 블록 터보 부호라 하였다. 블록 터보 부호의 SISO 복호방식은 SIHO(Soft-input Hard-output) 복호 방식인 Chase 알고리즘의 부호 판정을 기반으로 연판정 정보를 생성 후 전달하여 반복적인 복호를 수행한다. 블록 터보 부호는 AWGN 채널에서 높은 Code-rate(부호율)의 Product 부호에 대해 적은 SISO 복호 반복만으로도 샤논 한계에 근접하는 우수한 성능을 보여준다. 본 논문에서는 BPSK(Binary Phase Shift Keying) 변조와 AWGN 채널 전송을 가정한 기존 블록 터보 부호 복호 알고리즘을 채널 출력의 LLR(Log-likelihood Ratio)에 기반한 알고리즘으로 일반화하고, LDPC(Low-density Parity Check) 부호와 블록 터보 부호의 직렬 결합 구조에서 일반화된 알고리즘 활용 예를 제시한다.

• Journal of Communications and Networks
• /
• 제14권4호
• /
• pp.429-433
• /
• 2012

In this paper, we consider nonbinary quasi-cyclic low-density parity-check (QC-LDPC) codes and propose a method to design multiple rate codes with either fixed information bit length or block bit length, tailored to different scenarios in wireless applications. We show that the proposed codes achieve good performance over a broad range of code rates.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.405-409
• /
• 2009

본 논문에서는 LLR (Log-Likelihood Ratio) 근사화가 LDPC (Low-Density Parity Check) 복호기의 성능에 미치는 영향을 분석하였으며, 이를 통해 LDPC 복호기의 최적 설계조건을 도출하였다. LLR 합-곱 (LLR sum-product) LDPC 복호 알고리듬을 근사화시킨 최소합 알고리듬 (Min-Sum Algorithm; MSA)을 Matlab으로 모델링한 후, 시뮬레이션을 통해 근사화 비트 폭과 최대 반복 복호 횟수에 따른 비트오율 (BER) 성능을 분석하였다. 모델링된 LDPC 복호기는 IEEE 802.11n 표준에 제안된 블록길이 1,944비트, 부호화율 1/2인 패리티 검사 행렬을 사용하였으며, QPSK 변조와 백색 가우시안 잡음채널 하에서 시뮬레이션 하였다. LLR 근사화에 따른 비트오율 성능을 분석한 결과, LLR 비트 폭은 (7,5)이고 반복복호 횟수는 7인 경우에 비트오률 성능이 가장 우수함을 확인하였다.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.14-19
• /
• 2006

LDPC 부호의 높은 부호화 복잡도는 구조적인 패리티 검사 행렬의 설계로 해결할 수 있다. 패리티 검사 행렬을 같은 유형의 블록으로 구성한다면 복호화기의 구현이 간단해지고 구조적 복호화가 가능하며 LDPC 부호를 저장하는데 필요한 메모리를 줄일 수 있는 장점이 있다. 본 논문에서는 부행렬 단위의 girth 조건과 PEG 알고리즘, 비트 노드의 connectivity를 이용하여 부행렬이 순환행렬이나 영행렬로 구성되는 짧은 길이를 갖는 구조적 LDPC 부호의 생성 알고리즘을 제안하였다. 이 알고리즘으로 생성된 부호는 구조적 제한이 없이 생성된 부호에 비하여 낮은 SNR에서는 비슷한 성능을, 높은 SNR에서는 더 좋은 성능을 내는 것을 모의 실험을 통해 확인하였다.

• 한국통신학회논문지
• /
• 제33권12C호
• /
• pp.1006-1013
• /
• 2008

CZZ(Concatenated Zigzag) 부호는 LDPC 부호의 한 종류로서 빠른 부호화가 가능하며, CZZ 부호를 포함한 LDPC 부호는 부호의 길이가 짧을 경우 짧은 사이클이 부호의 성능에 큰 영향을 미친다. 본 논문에서는 길이 4인사이클을 제거하는 2차 다항식 인터리버를 설계하여 이를 이용한 CZZ 부호를 다양한 페이딩 채널 환경에서 터보부호와 성능을 비교 분석하였다. 폐이딩 채널 환경으로 주파수에 평탄하며 느린 페이딩 채널 환경의 근사모델인quasi-static 페이딩 채널, block 페이딩 채널, 빠른 페이딩 채널 환경인 비 상관(uncorrelated) 페이딩 채널과 상관(correlated) 페이딩 채널, 또한 차세대(4세대) 통신 환경을 가정한 주파수 선택적 페이딩 채널을 고려하였다. 모의실험을 통해 CZZ 부호가 터보 부호와 유사한 성능을 보이는 것을 확인하였다. 따라서, CZZ 부호의 다른 장점을 고려하면 CZZ 부호가 차세대 무선 통신 시스템을 위한 오류정정기법으로 사용될 수 있음을 확인할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.771-774
• /
• 2010

본 논문에서는 WiMAX용 LDPC(Low-Density Parity Check) 복호기의 비트오율 성능 분석을 통해 최적 설계 사양을 도출하였다. LLR SPA(LLR Sum-Product Algorithm)을 근사화 시킨 최소합 알고리듬(Min-Sum Algorithm; MSA)을 Matlab으로 모델링한 후, 시뮬레이션을 통해 LLR 비트 폭과 최대 반복 복호 횟수에 따른 비트오율(Bit Error Rate; BER) 성능을 분석하였다. 모델링된 LDPC 복호기는 IEEE 802.16e 표준에 제안된 블록길이 2304, 부호화율 1/2인 PCM(Parity Check Matrix)을 사용하였으며, QPSK 변조와 백색 가우시안 잡음채널 하에서 시뮬레이션 하였다. 비트오율 성능을 분석한 결과, LLR 비트 폭은 (8,6)이고 반복 복호 횟수는 7인 경우에 비트오율 성능이 가장 우수함을 확인하였다.