• 대한전자공학회논문지
• /
• 제9권2호
• /
• pp.24-35
• /
• 1972

한 회로에서 각 트랜지스터의 파라미-터를 한장의 카아드에 한꺼번에 수용할 수 있게 하기 위하여 ECAP 콤파일러·프로그램을 수정하였다. 이로서 트랜지스터의 베이스, 에밋터 및 콜랙터에 관한 모든 파라미-터가 한꺼번에 입력되고 따라서 상호관계 재확인을 위해서 여러 써브·루우틴을 거칠 필요도 없어진다. 베이스 및 콜랙터등 2개의 브랜치·카아드와 상호관계를 나타내는 카아드 대신, 하나의 카아드로서 입력시킬 수 있으므로 상당히 머신타임(Machine time)이 절약되고, 한편 트랜지스터 회로에서 등가회로로 옳겨 각 브랜치와 노-드를 번호 붙일 필요없이 직접 데이타·카아드(회로를 나타내는)를 작성할 수 있게 되었다.

• 한국전기전자재료학회논문지
• /
• 제23권4호
• /
• pp.273-279
• /
• 2010

In this paper, we proposed 2500 V Non punch-through(NPT) Insulated gate bipolar transistor(IGBT) for high voltage industry application. we carried out optimal simulation for high efficiency of 2500 V NPT IGBT according to size of device. In results, we obtaind design parameter with 375 um n-drift thickness, 15 um gate length, and 8um emitter windows. After we simulate with optimal parameter, we obtained 2840 V breakdown voltage and 3.4V Vce,sat. These design and process parameter will be used designing of more 2000 V NPT IGBT devices.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 정기총회 및 추계학술대회 논문집 학회본부
• /
• pp.148-150
• /
• 1993

The IGBT(Insulated Gate Bipolar Transistor) is a power semiconductor device that has gained acceptance among power electronic circuit design engineers for motor drive and Power converter applications. The device-circuit interaction of power insulated gate bipolar transistor for a series-inductor load, both with and without a snubber are, simulated. An analytical model for the transient operation of the IGBT is used in conjunction with the load circuit state equations for the simulations.

• 전자공학회지
• /
• 제24권6호
• /
• pp.38-49
• /
• 1997

0.4mm Resign Rule의 Super Low Power Dissipation, Low Voltage. Operation-5- Full CMOS SRAM Cell을 개발하였다. Retrograde Well과 PSL(Poly Spacer LOCOS) Isolation 공정을 사용하여 1.76mm의 n+/p+ Isolation을 구현하였으며 Ti/TiN Local Interconnection을 사용하여 Polycide수준의 Rs와 작은 Contact저항을 확보하였다. p-well내의 Boron이 Field oxide에 침적되어 n+/n-well Isolation이 취약해짐을 Simulation을 통해 확인할 수 있었으며, 기생 Lateral NPN Bipolar Transistor의 Latch Up 특성이 취약해 지는 n+/n-wellslze는 0.57mm이고, 기생 Vertical PNP Bipolar Transistor는 p+/p-well size 0.52mm까지 안정적인 Current Gain을 유지함을 알 수 있었다. Ti/TiN Local Interconnection의 Rs를 Polycide 수준으로 낮추는 것은 TiN deco시 Power를 증가시키고 Pressure를 감소시킴으로써 실현할 수 있었다. Static Noise Margin분석을 통해 Vcc 0.6V에서도 Cell의 동작 Margin이 있음을 확인할 수 있었으며, Load Device의 큰 전류로 Soft Error를 개선할수 있었다. 본 공정으로 제조한 1M Full CMOS SRAM에서 Low Vcc margin 1.0V, Stand-by current 1mA이하(Vcc=3.7V, 85℃기준) 를 얻을 수 있었다.

• 대한전자공학회논문지
• /
• 제14권5호
• /
• pp.29-34
• /
• 1977

본 논문은 JFET와 트랜지스터를 이용해서 전류제어부저항특성을 갖는 회로를 구성하여 전동작영역에 걸쳐서 해석하였다. 이 회로에 사용된 N채널 JFET의 게이트전압은 전동작영역에 결쳐서 정의 전위를 갖게 되었고, 따라서 정의 전위에서 출력특성 및 전달특성을 구하였다. 이 특성을 이용하여 구성한 CCNR회로의 동작을 추정하고 이를 해석하였다. 각영역에서 추정된 동작과 회로해석에서 얻은 원저항치를 실험을 통하여 뒷받침 하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.509-509
• /
• 2000

The circuit is designed for improving the relationship between input voltage and output current of the MOS transistor, which is square function. This circuit can be used instead of n-channel MOSFET at once. The circuit consists of MOSFET, which acts as a voltage receiver. The source of MOSFET is connected to current control part which consist of bipolar transistors. The exponential characteristic of bipolar transistor is used to solve the square function of MOSFET that base on concept of log and anti-log circuit. The experimental results of simulation are agreed with the implemented circuit.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제49권2호
• /
• pp.116-119
• /
• 2000

A hybrid SOI bipolar-mode field effect transistor (BMFET) is proposed to improve the current gain. The device characteristics are analyzed and verified numerically for BMFET mode, DMOS mode, and hybrid mode by MEDICI simulation. The proposed SOI BMFET exhibits 30 times larger current gain in hybrid-mode operation by connecting DMOS gate to the p+ gate of BMFET structure as compared with the conventional structure without sacrifice of breakdown voltage and leakage current characteristics. This is due to the DMOS-gate-induced hybrid effect that lowers the barrier of p-body and reduces the charge in p-body.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.212-213
• /
• 2008

This paper describes the analysis of the device characteristics of the NPT type 1200V Insulated gate Bipolar Transistor. In case of NPT type IGBT devices, optimized n-epi layer thickness and concentration is important to obtain low on-state voltage and breakdown voltage characteristics. In this paper, we analyzed on-state and off-state characteristics of NPT type IGBT. Breakdown voltage of designed IGBT was higher than 1200V when we optimized Field Limiting Ring structures. And also, on-state voltage characteristics was shown less then 2.5V at 25A of drain current.

• 대한전기학회논문지
• /
• 제43권4호
• /
• pp.607-612
• /
• 1994

The static and dynamic model of IGBT for the SPICE simulation has been successfully developed. The various circuit model parameters are extracted from the I-V and C-V characteristics of IGBT and implemented into our model. The static model of IGBT consists of the MOSFET, bipolar transistor and series resistance. The parameters to be extracted are the threshold voltage of MOSFET, current gain $\beta$ of bipolar transistor, and the series resistance. They can be extracted from the measured I-V characteristics curve. The C-V characteristics between the terminals are very important parameters to determine the turn-on and turn-off waveform. Especially, voltage dependent capacitance are polynomially approximated to obtain the exact turn-on and turn-off waveforms. The SPICE simulation results employing new model agree well with the experimental values.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.182-185
• /
• 2003

We have suggested an equivalent circuit model for switching performance of bipolar spin transistor composed of a nonmagnetic metal film (N) sandwiched between two ferromagnetic metal films (F1 and F2). The 'ON' or 'OFF' operation of this equivalent circuit model is simulated by depending on the orientation of the magnetization of F1 and F2 rather than the strength of the external magnetic filed. Changing the coupling coefficient, turn number of two inductances, (L1:L2) like a transformer, and parallel variable resistance R4 connected to L2 at the collector region, we can explain the magnetic characteristics and the dependence of magneto resistance ratio on the orientation of spin-polarized electrons.