

1200V급 절연게이트 바이폴라 트랜지스터 특성 해석

김상철, 김형우, 강인호, 주성재

한국전기연구원 고집적전원연구그룹

Characteristic Analysis of 1200V Insulated Gate Bipolar Transistor Devices

Sangcheol Kim, Hyungwoo Kim, Inho Kang, Sungjae Joo

Korea Electrotechnology Research Institute

Abstract : This paper describes the analysis of the device characteristics of the NPT type 1200V Insulated gate Bipolar Transistor. In case of NPT type IGBT devices, optimized n-epi layer thickness and concentration is important to obtain low on-state voltage and breakdown voltage characteristics.

In this paper, we analyzed on-state and off-state characteristics of NPT type IGBT. Breakdown voltage of designed IGBT was higher than 1200V when we optimized Field Limiting Ring structures. And also, on-state voltage characteristics was shown less than 2.5V at 25A of drain current.

Key Words : IGBT, Breakdown voltage, On-state voltage, Field Limiting Ring

1. 서 론

절연게이트 바이폴라 트랜지스터(IGBT) 소자는 가전 및 산업 전반에서 널리 사용되는 전력용반도체 소자이다. 특히 1200V/25A급 IGBT 소자는 유도가열, 모터제어, 범용 인버터 및 UPS 등의 가전 및 산업 분야에서 많은 응용분야를 확보하고 있다. IGBT소자는 전압구동 방식으로 전류 구동 방식인 바이폴라 게이트의 소자와 달리 구동이 용이하며 고전압 분야에서 손실이 적은 장점을 가지고 있다.

최근의 IGBT 소자의 추세는 planar 구조에서 trench 구조로의 변화를 통해 단위면적당 전류취급능력을 계속 확대해 가고 있으며, punch-through(PT)구조에서 non punch-through(NPT)구조 및 field stop 구조를 채용함으로써 손실을 줄이고 스위칭 속도를 높이는 추세에 있다.

본 연구에서는 1200V IGBT소자를 제작하기 위한 전단계로 전산모사를 통해 설계 변수에 따른 소자의 순방향 특성 및 역방향 특성을 파악하였으며 고전압 특성을 확보하기 위하여 최적의 전계제한데 구조를 도출하였다.

2. 본 론

2.1 소자 구조

1200V급 NPT IGBT소자를 설계하기위한 첫 번째 단계로 해석적인 방법을 통해 웨이퍼의 농도 및 두께를 구하였다. 일반적으로 전압과 n-drift층의 농도 및 두께의 관계는 아래의 식 (1) 및 (2)와 같다.

$$V_B = 60 \left(\frac{N_B}{10^{16}} \right)^{-0.75} \quad (1)$$

$$W_N = \sqrt{\frac{2\epsilon_0 \epsilon_s (V_B)_{PT}}{qN_D}} + L_P \quad (2)$$

위의 식 (1)과 (2)에서 소자의 안전한 동작을 위한 마진을 고려하여 계산하면 n-drift 층의 두께는 $180\mu\text{m}$ 이고 이때의 저항은 $45\Omega\text{cm}$ 인 웨이퍼가 필요하다.

위에서 구한 해석적인 결과를 바탕으로 정확한 결과를 얻기 위해 Atlas simulator를 이용하여 전산모사를 수행하였다. Simulation에 사용된 소자의 구조를 그림 1에 나타내었다. P-well 및 p-base는 보론을 이온주입하여 형성하였으며 도즈량 및 에너지는 각각 $1\text{E}16$, 60keV 및 $2\text{E}14$, 80keV 이다. 또한 N-emitter는 봉소를 $2\text{E}15$ 의 도즈량과 50keV 의 에너지로 이온주입하여 형성하였다. 이때 channel 길이는 $2.4\mu\text{m}$ 이다.




그림 1. Simulation에 사용된 IGBT 소자 구조

2.2 설계된 소자의 특성

N-drift층의 농도를 고정하고 두께를 변화시키면서 소자의 항복전압 특성을 simulation 하였다. N-drift 층의 두께가 $135\mu\text{m}$ 이상에서 1200V 이상의 항복전압을 얻을 수 있으나 10%의 설계 및 공정 마진을 고려할 경우 $150\mu\text{m}$ 이

상의 두께가 요구되어 진다. N-drift 층의 두께에 따른 항복전압의 변화를 그림 2에 나타내었다.




그림 2. N-drift 두께에 따른 항복전압 simulation 결과

한편 2차원 소자구조를 고려할 경우 고내압을 견디기 위해서 edge termination 구조가 매우 중요하다. 본 연구에서는 planar 구조의 소자를 제작하기 위하여 전계제한대(Field Limiting Ring)구조를 적용하였다. 이 경우 각각의 링 간격이 매우 중요한 설계 변수가 된다. 주접합과 첫 번째 링과의 간격에 따른 항복전압 변화를 그림 3에 나타내었다. FLR이 없는 경우 주접합의 모서리 부분에서의 전계집중으로 370V 정도의 낮은 항복전압을 보이고 있으나 FLR의 간격에 따라 최대 580V까지 항복전압 특성이 향상됨을 알 수 있다. 본 연구에서는 1200V 이상의 항복전압을 얻기 위해 FLR의 간격 및 개수를 20 μm 와 9개로 하여 원하는 항복전압 특성을 얻을 수 있었다.




그림 3. FLR 간격에 따른 항복전압 특성 변화

소자의 I-V 특성은 게이트 산화막의 두께를 변화시키면서 수행하였다. 일반적으로 고전압 IGBT 소자의 경우 게이트 전압이 20V 이상 인가되므로 게이트 산화막의 두께가 중요하다. 그러나 게이트 산화막의 두께가 너무 두꺼울 경우 IV 특성이 저하되므로 적절한 두께의 게이트 산화막을 결정하는 것이 중요하다. 본 연구에서는 게이트 산화막의 두께를 800Å 및 1000Å으로 고정하여 simulation을 수행하였다. 게이트 산화막의 두께가 800Å인 경우의 I-V 특성을 아래의 그림 4에 나타내었다.




그림 4. 설계된 IGBT소자의 I_C-V_C 특성

3. 결 론

1200V급 IGBT 소자를 제작하기 위하여 해석적인 방법과 상용 simulator를 사용하여 전산모사를 수행하였다. 해석적인 계산 결과로는 1200V 이상의 소자를 제작하기 위해서는 n-drift 층의 두께는 180 μm 이고 이때의 저항은 45Ω cm인 웨이퍼가 필요하다. 그러나 상용 tool을 이용한 결과 소자의 온-전압 특성을 향상시키고 면적 최적화를 위해서 n-drift 층의 두께를 150 μm 까지 줄일 수 있다. 또한 전류밀도를 높이기 위해서는 n-에미터 영역의 불순물 농도를 높이는 것이 매우 중요하다.

게이트 산화막의 두께는 게이트에 인가되는 전압의 크기에 따라 결정되며 본 연구에서는 $V_G=20\text{V}$ 를 기준으로 하여 게이트 산화막의 두께를 800Å로 결정하였다. 이때 소자의 전류밀도는 460A/cm²으로 매우 높은 특성을 얻을 수 있었다. 또한 p-base의 농도가 3E17/cm³에서 온상태 전압 특성은 2.5V 이하의 좋은 결과를 얻었다.

감사의 글

본 연구는 부품소재 전문기업 기술지원사업의 연구비 지원에 의한 것입니다.

참고 문헌

- [1] B. J. Baliga, Power Semiconductor Devices, PWS Publishing Company, 1996.
- [2] V. Benda, D. A. Grant, Power Semiconductor Devices Theory and Applications, John Wiley & Sons, 1999
- [3] Xu Cheng, et. al., "A General Design Methodology for the Optimal Multiple-Field-Limiting-Ring Structure Using Device Simulator", IEEE Transactions on Electron Devices, Vol. 50, No. 10, October 2003
- [4] Silvaco TCAD Manuals, Atlas, Silvaco International, Co. USA.