• 한국통신학회논문지
• /
• 제10권3호
• /
• pp.147-152
• /
• 1985

Reed-Solomon 코드의 디코더를 error-trapping 방법으로 설계했다. (7.3) Reed Solomon 코드의 인코더 및 디코더 구성시 GF(8)의 소자는 3bit의 2진수로 표현했다. 하드-웨어 시험은 Apple-II(micro-computer)로 제어했으며, 인코딩하는데 걸린 시간은 $350\mu sec이었고, 디코딩하는데 걸린 시간은 910u sec이었다. 실험 결과 2개 이하의 랜덤 에러는 정정되었고, 그 보다 많은 에러는 정정되지 않았다. 또한 4bit의 binary burst에러도 역시 정정되었다. 그리고(7, 3) Reed-Solomon코드의 performance를 측정한 결과, 채널 에러가 10~10일때 에러 확률이 약 10~10정도로 감소되었다.

• Journal of Electrical Engineering and Technology
• /
• 제13권2호
• /
• pp.943-952
• /
• 2018

This paper presents a new type of absolute rotary encoder system based on the affine n-digit N-ary gray code. A brief comparison of the existing encoder systems is carried out in terms of resolution, encoding and decoding principles and number of sensor heads needed. Using the proposed method, two different types of encoder disks are designed, namely, color-coded disk and grayscale coded disk. The designed coded disk pattern is used to manufacture 3 digit 3 ary and 2 digit 5 ary grayscale coded disks respectively. The manufactured disk is used with the light emitter and photodetector assembly to design the entire encode system. Experimental analysis is done on the designed prototype with LabVIEW platform for data acquisition. A comparison of the designed system is done with the traditional binary gray code encoder system in terms of resolution, disk diameter, number of tracks and data acquisition system. The resolution of the manufactured system is 3 times higher than the conventional system. Also, for a 5 digit 5 ary coded encoder system, a resolution approximately 100 times better than the conventional binary system can be achieved. In general, the proposed encoder system gives $(N/2)^n$ times better resolution compared with the traditional gray coded disk. The miniaturization in diameter of the coded disk can be achieved compared to the conventional binary systems.

• ETRI Journal
• /
• 제32권4호
• /
• pp.588-595
• /
• 2010

This paper proposes encoding and decoding for nonlinear product codes and investigates the performance of nonlinear product codes. The proposed nonlinear product codes are constructed as N-dimensional product codes where the constituent codes are nonlinear binary codes derived from the linear codes over higher order alphabets, for example, Preparata or Kerdock codes. The performance and the complexity of the proposed construction are evaluated using the well-known nonlinear Nordstrom-Robinson code, which is presented in the generalized array code format with a low complexity trellis. The proposed construction shows the additional coding gain, reduced error floor, and lower implementation complexity. The (64, 24, 12) nonlinear binary product code has an effective gain of about 2.5 dB and 1 dB gain at a BER of $10^{-6}$ when compared to the (64, 15, 16) linear product code and the (64, 24, 10) linear product code, respectively. The (256, 64, 36) nonlinear binary product code composed of two Nordstrom-Robinson codes has an effective gain of about 0.7 dB at a BER of $10^{-5}$ when compared to the (256, 64, 25) linear product code composed of two (16, 8, 5) quasi-cyclic codes.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.326-329
• /
• 2016

HEVC CABAC 부호화기에서는 이진 산술 부호화를 수행하기 전에 구문 요소를 이진 값으로 변환하는 과정이 선행된다. 따라서 HEVC CABAC 복호화기에서도 이진 산술 복호화기를 통해 이진 값으로 나타낸 구문 요소들을 원래의 값으로 역이진화 하는 역이진화기를 필요로 한다. 본 논문에서는 구문 요소의 종류를 파악하여 이진 값의 병합을 수행하는 제어기와, 제어기로부터 병합된 이진 값을 원래의 구문 요소로 변환시키는 엔진으로 구성된 역이진화기의 구조를 제안하고 이를 구현하였다. 설계된 역이진화기는 Verilog HDL로 기술하고 0.18um 공정에서 합성 및 검증하였으며, 하드웨어 크기는 3,114 게이트이고 최대 동작 속도는 220 MHz이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.228-230
• /
• 2002

We present a new low power scan testing and test data compression method for System-On-a-Chip (SOC). The don't cares in unspecified scan vectors are mapped to binary values for low power and encoded by adaptive encoding method for higher compression. Also, the scan-in direction of scan vectors is determined for low power. Experimental results for full-scanned versions of ISCAS 89 benchmark circuits show that the proposed method has both low power and higher compression.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.45.6-45
• /
• 2002

In this paper, a novel optimization algorithm which searches for the local minima of a given cost function is proposed using the familiar property of a binary string, and is applied to the parametric identification of a continuous-time state equation by the estimation of system parameters as well as initial state values. A simple electrical circuit severs as an example, whose precise identification results show the superiority of the proposed algorithm.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2005년도 후기학술대회논문집
• /
• pp.61-62
• /
• 2005

In this paper, we investigate the encoding and decoding method of turbo codes that offer a variety of coding rates from 1/3 to 6/7 in Digital Video Broadcast Return Channel via Satellite (DVB-RCS) standard to provide ship-internet service with high-quality.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(4)
• /
• pp.65-68
• /
• 2002

In an automatic fingerprint recognition system, a thinning process after binarization is commonly used. However it gives rise to spurs and holes often causing many spurious minutiae. Thus, more elaborate postprocessing is urgently needed to remove such spurious minutiae. To overcome this problem, we present a method of extracting minutiae based on horizontal and vertical run-length encoding from a binary fingerprint image without thinning process. Experimental results show that the proposed method for extracting minutiae is fairly reliable and fast, when il is compared to other method adopting a thinning process.

• 한국인터넷방송통신학회논문지
• /
• 제10권1호
• /
• pp.39-50
• /
• 2010

본 논문에서는 다중 사용자 간섭이 존재하는 환경에서 초광대역 (UWB: Ultra Wide Band) 기반의 전술이동통신 시스템의 성능을 분석하고 모의 실험을 통해 성능을 검증하였다. 본 논문에서 고려한 시스템은 채널에서 발생하는 오류를 정정하기 위해 이중 이진 터보 부호를 채널 부호로 채택한 시스템이다. 무선 채널은 수정된 SV (Saleh and Valenzuela) 모델로 모델링되었다. 또한 시스템 성능을 향상시키기 위해 시공간 블록 부호화 (STBC: Space Time Block Coding) 개념을 적용하였다. 시스템 성능은 비트 오류 확률 측면에서 분석되었다. 모의 실험 결과, 이중 이진 터보 부호로 부호화된 UWB 기반의 전술이동통신 시스템은 다중 사용자 간섭이 존재하는 환경에서 적절한 부호화 및 복호화 복잡도를 가지면서도 상당한 부호화 이득을 가질 수 있는 것을 확인하였다. 또한 고정된 부호화율에서 UWB 기반의 전술이동통신 시스템의 비트 오류 확률 성능은 반복 복호 횟수를 증가시킴에 따라 향상되는 것을 확인하였다. 그리고 이중 이진 터보 부호는 요구되는 비트 오류 확률을 유지하면서 동시 사용자 수를 증가시키는데 매우 효과적임이 검증되었다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.774-780
• /
• 2017

본 논문은 HEVC의 엔트로피 코딩방법인 CABAC 부호화기를 위한 효율적인 이진 산술 부호화기 하드웨어 구조를 제안한다. CABAC은 HEVC 표준에서 사용되는 엔트로피 코딩 방법으로 통계적 중복성을 제거하여 영상의 높은 압축률을 지원한다. 하지만 이진 산술 부호화(Binary Arithmetic Encode)는 데이터 간의 의존 관계가 높아 병렬처리가 어렵고 실시간 처리의 지연이 발생 된다. 제안하는 이진 산술 부호화기는 입력으로 들어오는 빈을 고속으로 처리하기 위하여 재정규화 과정을 분리 시켜 동작하도록 설계한다. 기존의 반복적인 알고리즘을 병렬적으로 처리함으로써 최대지연시간(Critical Path)을 최적으로 줄일 수 있는 4단계의 파이프라인 구조로 설계하였다. 또한, 멀티-빈 구조를 적용하여 클록 사이클 당 3개의 빈을 처리한다. 제안하는 CABAC의 이진 산술 부호화기는 Verilog-HDL로 설계하였으며 65nm 공정으로 합성하였다. 합성 결과 게이트수는 8.07K 이며 최대 동작주파수는 769MHz로 최대 빈 처리량은 2307Mbin/s이다. 제안하는 하드웨어 구조는 기존의 이진 산술 부호화기와 비교하여 최대 빈 처리량이 26% 만큼 증가 하였다.