• 한국인터넷방송통신학회논문지
• /
• 제18권6호
• /
• pp.121-126
• /
• 2018

IEEE 802.1 TSN(Time Sensitive Network) TG(Task Group)는 이더넷을 기반으로 지연시간 보장 및 패킷 무손실 서비스를 제공하는 기술의 표준화를 진행 중이다. 본 연구는 다양한 TSN 기술 중 패킷 포워딩 기술에 주목한다. TSN의 포워딩 기술은 크게 동기형과 비동기형으로 구분할 수 있다. 동기형은 시간 동기화 기술을 바탕으로 정해진 시간 구간을 정해진 class에 할당하는 기술이지만 대규모 네트워크에서 사용하기 어렵다. 비동기 기술은 트래픽 regulation과 class 별 스케줄링을 바탕으로 지연시간 보장을 약속하지만 필요 이상으로 복잡한 구조를 가진다. 본 논문에서는 비동기형 TSN 네트워크 구조를 보다 간단히 만들면서도 지연시간을 보장하는 방안을 제시하였다. 이를 통해 플로우의 상태를 저장하여 regulation 결정에 사용해야 하는 복잡성을 배제할 수 있었다. 이러한 간단한 구조에도 불구하고 높은 우선순위 트래픽의 최대 패킷길이를 일정 수준 이하로 제한하면 TSN의 요구사항을 만족시킴을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.664-665
• /
• 2013

본 논문에서는 멀티미디어프로세서 구성의 한가지 방법을 제안하였다. 제안한 멀티미디어프로세서는 각각의 문자, 소리, 비디오를 한 개의 칩안에서 다룰 수 있으며, 멀티미디어의 특징인 인터렉티브의 기능을 갖고 있다. 특히 제안한 멀티미디어프로세서는 소프트웨어 없이도 메모리매상의 어드레싱이 가능하다. 제아난 멀티미디어프로세서는 가상현실에 적용이 가능하다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제8권7호
• /
• pp.303-310
• /
• 2019

우리의 생활과 밀접한 관계를 맺고 있는 모바일 환경은 다양한 사용자 요구사항과 맞물려 새로운 비즈니스 모델을 만들어 내고 있다. 이와 같은 시장 변화에 따라 구글의 Google NOW와 애플의 Siri와 같은 개인 비서와 같은 서비스가 탄생하였고, 우리나라에서도 사용자 모델을 기반으로 한 다양한 서비스를 통합하여 제공하기 위한 기술적 연구가 이루어지고 있다. 기술적 요구사항으로서 첫째, 여러 서비스 간의 데이터 공유가 가능해야 하고, 둘째, 서비스의 실행이 데이터 변화에 따른 비동기성을 지녀야 하며, 셋째, 서비스의 확장이 용이해야 한다는 점이다. 본 논문에서는 이러한 요구사항을 충족하기 위한 방안으로 블랙보드 아키텍처를 모바일 환경에 적용하여 지식기반 서비스제공을 위한 모바일 서비스 아키텍처로서 제시한다. 이를 통해 모바일 환경에서 다양한 서비스를 통합하고, 서비스 간의 데이터를 공유 관리하며, 비동기적으로 기능을 수행할 수 있도록 한다.

• 전자공학회논문지
• /
• 제53권8호
• /
• pp.49-58
• /
• 2016

어플리케이션 특성에 따라 링크 대역폭 요구량이 다양하게 분포하는 이종 (heterogeneous) 아키텍처 기반 네트워크-온-칩 (Network-on-Chip, NoC) 설계에 있어 링크 지연 시간이 독립적으로 설정될 수 있는 비동기식 프로토콜을 적용할 경우 동기식 설계에 비해 성능 향상의 기회가 확대될 수 있다. 본 논문에서는 비동기식 NoC에서 각 링크의 대역폭 요구량과 도선 길이에 따른 지연 시간 모델을 제시하고 이를 최적화하는 simulated annealing (SA) 기법을 이용한 플로어플랜 기반 토폴로지 생성 알고리즘을 제안하였다. 생성된 토폴로지와 각 링크의 도선 길이를 기반으로 대응하는 도선 지연시간을 계산하고 로직 합성 단계를 거쳐 생성된 gate-level netlist와 표준지연시간 모델을 이용한 시뮬레이션을 통해 성능을 측정하였다. 링크 도선 길이를 고려하지 않은 일반적인 토폴로지 생성 알고리즘인 TopGen과 비교하여, 제안된 알고리즘이 다양한 어플리케이션 실험에서 평균 13.7% 지연 시간 단축 효과 및 처리량 측면 지표인 실행 시간에서 평균 11.8% 감소 효과가 있음을 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1177-1180
• /
• 2005

This paper present a method of constructing the multimedia processor architecture. The proposed multimedia processor architecture be able to handle each text, sound, and video in one chip. Also it have interactive function that is a characteristics of multimedia. Specially, the proposed multimedia processor be able to addressing nodes in memory map without software, and it is completely reconfigurable depend on data. Also it as able to process time and space common that have synchronous/asynchronous and it is able to protect continuous and dynamic media bus collision, and local and overall common memory structure. The proposed multimedia processor architecture apply to virtual reality and mixed reality.

• 한국정보과학회논문지:정보통신
• /
• 제32권2호
• /
• pp.236-243
• /
• 2005

전 세계적으로 약 8000만 이상의 회선에 이르는 기존의 대부분의 DSL(Digital Subscriber Line)망은 ATM (Asynchronous transfer Mode) 기반의 지역 백본 망(Regional Backbone Network)과 의 효율적인 연동과 다양한 멀티미디어 서비스의 효과적인 지원을 위해 ‘ATM over DSL’방식의 프로토콜 구조를 채택하였다. 그러나 최근에 기존의 ATM 대신 메트로 이터넷 기반의 지역 백본망 구축과 IP기반의 멀티미디어 서비스가 활성화됨에 따라 VDSL(Very high-rate DSL)과 같은 차세대 DSL망 구현에서 기존의 ATM over DSL 프로토콜 구조 대신 ‘Ethernet over DSL’프로토콜 구조 채택이 시도되고 있다. 본 논문은 메트로 이던넷 지역 백본망에서의 차세대 DSL망 구현 방안으로‘ATM over DSL’프로토콜 구조 기반의 EA(Ethernet-to-ATM) 구현 모델과 ‘Ethernet over DSL’프로토를 구조 기반의 EE(Ethernet-to-Ethernet) 구현 모델을 제시한다. 그리고 본 논문에서는 실제 테스트베드를 통해 측정된 결과를 바탕으로 두 구현 모델에 대한 성능을 비교하고, 기존 DSL망과의 호환성 관점에서의 장단점을 비교 분석하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제3권11호
• /
• pp.403-408
• /
• 2014

Internet of Things(IoT) 시대에 우리 생활 주변의 많은 사물 또는 객체가 인터넷상에서 연관될 수 있다. IoT 시스템의 구축을 위해서는 다양한 네트워크로 연결된 센서 및 계측장치를 갖는 사물을 통해 IoT 환경의 센싱 데이터를 획득하고 수집을 위한 컴포넌트 개발이 필요하다. 이러한 IoT 시스템은 다양한 형태로 분산되며, 추가적으로 이러한 시스템의 효율적인 관리를 위해서는 애플리케이션 간의 자료전달을 위한 요구사항으로 상호운영성을 만족해야 한다. 이 논문에서는 비동기 기반 메시징 시스템을 기반으로 한 IoT 시스템의 참조 아키텍처를 설계한다. 참조 아키텍처는 IoT 시스템을 설계과정에서 사용한다. 여기서는 참조 아키텍처의 적용을 위한 실시간 특성의 데이터 스트림 관리 방법을 논의한다. 그리고 이들 데이터의 생산 및 소비를 위한 파이프-필터 기반 프로토타입을 pub/sub 메시징 시스템인 NaradaBrokering을 활용하여 구성하는 방법을 논의한다.

• 한국컴퓨터정보학회논문지
• /
• 제4권1호
• /
• pp.28-37
• /
• 1999

본 논문에서는 클록 입력을 갖는 대표적인 회로인 5비트 카운터를 대상회로로 선정하여 경계면 스캔 구조를 적용하고, 대상회로에 대한 지연시험을 위한 새로운 시험 구조와 지연시험 절차를 개발하였다. 지연시험 대상회로가 클록 입력을 갖는 경우, 기존의 경계면 스캔 구조에서는 동일한 패턴의 중복 입력, 클록 입력과 데이터 입력과의 시간 간격과, 패턴 입력과 응답값 캡쳐까지의 시간 문제에 의해 적절치 않음을 보였다. 본 논문에서 제안하는 지연 시험 구조는 클록 계수 발생기를 사용하여 연속 발생시킬 클록의 개수를 입력받아 이를 대상회로의 클록 입력에 적용하여 대상회로에 대한 입력 패턴의 중복문제를 해결하였다. 또한 시스템 클록을 TCK로 사용하여 대상회로를 정상 속도에서 동작할 수 있도록 하였다. 연속적인 클록 발생에 TCK를 사용함으로써 대상회로를 정상 속도에서 검증할 수 있다. 제안된 시험 구조와 절차는 대상회로에 대한 타이밍 시뮬레이션을 통해 동작의 정확성을 확인하였다.

• 한국자동차공학회논문집
• /
• 제4권2호
• /
• pp.32-49
• /
• 1996

An approach to providing computational support for concurrent design is discussed in the context of an automobile wiring harness design problem. Key issues include the development of an architecture that supports collaboration among specialists, the development of hierarchical representations that capture different characteristics of the design, and decomposition of tasks to achieve a tradeoff between efficiency and robustness of the system. We present an architecture in which the main design tasks are supported by agents-asynchronous and semi-autonomous modules that automate routine design tasks and provide specialized interfaces for working on particular aspects of the design. The agent communication and coordination mechanisms permit members of an engineering team to work concurrently, at different levels of detail and of different versions of the design. The design is represented hierarchically, with detailed models maintained by the participating agents. In conjunction with the architecture and design representations, issues pertaining to the exchange of information among different views of the design, management of dependencies and constraints, and propagation of design changes are discussed.

• Journal of Semiconductor Engineering
• /
• 제2권1호
• /
• pp.99-108
• /
• 2021

Successive Approximation Register (SAR) Analog-to-Digital Converters (ADC) seem to become the hottest ADC architecture during the past decade in implementing energy-efficient high performance ADCs. In this overview, we will review what kind of circuit techniques and architectural advances have contributed to place the SAR ADC architecture at its current position, beginning from a single SAR ADC and moving to various hybrid architectures. At the end of this overview, a recently reported compact and high-speed SAR-Flash ADC is introduced as one design example of SAR-based hybrid ADC architecture.