• Nuclear Engineering and Technology
• /
• 제51권4호
• /
• pp.1091-1097
• /
• 2019

After the Fukushima accident in 2011, there has been increased public concern about radioactive contamination of water resources through fallout in neighboring countries. However, there is still no available initial response system that can promptly detect radionuclides. The purpose of this research is to develop the most efficient gamma spectrometer to monitor radionuclides in an aquatic environment. We chose a thallium-doped sodium iodide (NaI(Tl)) scintillator readout with a silicon photo multiplier (SiPM) due to its compactness and low operating voltage. Three types of a scintillation detector were tested. One was composed of a scintillator and a photomultiplier tube (PMT) as a reference; another system consisted of a scintillator and an array of SiPMs with a light guide; and the other was a scintillator directly coupled with an array of SiPMs. Among the SiPM-based detectors, the direct coupling system showed the best energy resolution at all energy peaks. It achieved 9.76% energy resolution for a 662 keV gamma ray. Through additional experiments and a simulation, we proved that the light guide degraded energy resolution with increasing statistical uncertainty. The results indicated that the SiPM-based scintillation detector with no light guide is the most efficient design for monitoring radionuclides in an aquatic environment.

• Nuclear Engineering and Technology
• /
• 제55권1호
• /
• pp.109-118
• /
• 2023

In this paper, the evaluation method of fluidelastic instability (FEI) of newly designed steam generator tubing in pressurized water reactor (PWR) nuclear power plants is discussed. To obtain the parameters for prediction of the critical velocity of FEI for steam generator tubes, experimental research is carried out, and the design parameters are determined. Using CFD numerical simulation, the tube array scale of the model experiment is determined, and the experimental device is designed. In this paper, 7 groups of experiments with void fractions of 0% (water), 10%, 20%, 50%, 75%, 85% and 95% were carried out. The critical damping ration, fundamental frequency and critical velocity of FEI of tubes in flowing water were measured. Through calculation, the total mass and instability constant of the immersed tube are obtained. The critical damping ration measured in the experiment mainly included two-phase damping and viscous damping, which changed with the change in void fraction from 1.56% to 4.34%. This value can be used in the steam generator design described in this paper and is conservative. By introducing the multiplier of frequency and square root of total mass per unit length, it is found that the difference between the experimental results and the calculated results is less than 1%, which proves the rationality and feasibility of the calculation method of frequency and total mass per unit length in engineering design. Through calculation, the instability constant is greater than 4 when the void fraction is less than 75%, less than 4 when the void fraction exceeds 75% and only 3.04 when the void fraction is 95%.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.53-64
• /
• 2024

자연어 처리 모델이 발전함에 따라 챗 GPT와 같은 대화형 언어 생성 AI 모델이 널리 사용되고 있다. 따라서 자연어 처리 최신 모델의 기반이 되는 트랜스포머 알고리즘을 하드웨어로 구현하여 연산 속도와 전력 소비량을 개선하는 것은 중요하다고 할 수 있다. 특히, 행렬 곱셈을 통해 문장에서 서로 다른 단어 간의 관계를 분석하는 멀티 헤드 어텐션과 피드 포워드 네트워크는 트랜스포머에서 연산량이 가장 큰 핵심적인 알고리즘이다. 본 논문에서는 기존의 시스톨릭 어레이를 변형하여 행렬 곱 연산 속도를 개선하고, 입력 단어 개수 변동에 따라 지연시간도 변동되는 유동적인 구조를 제안한다. 또한, 트랜스포머 알고리즘의 정확도를 유지하는 형태로 양자화를 하여 메모리 효율성과 연산 속도를 높였다. 본 논문은 평가를 위해 멀티헤드어텐션과 피드포워드 네트워크에서 소요되는 클럭사이클을 검증하고 다른 곱셈기와 성능을 비교하였다.

• 한국산업정보학회논문지
• /
• 제7권5호
• /
• pp.167-174
• /
• 2002

본 논문에서는 타원 곡선 암호화 시스템 등에 응용되는 유한 필드 GF(2$^{m}$ )상의 모듈러 곱셈기 및 제곱기에 대한 처리 시간과 공간 복잡도를 비교 분석하였다. 이를 위하여 기존에 제시된 모듈러 곱셈기 및 제곱기를 설계하였으며, 이들을 VHDL로 기술한 후 회로를 합성하였다. 합성된 회로에 대한 기능 및 timing 시뮬레이션 결과 모두 정확한 결과 값을 얻었다. 합성된 모듈러 곱셈기 및 제곱기를 FPGA로 구현한 결과 한 클럭당 처리 시간은 시스톨릭 구조가 가장 빠르지만 지연 시간을 고려한 전체 처리 시간은 CA 구조가 가장 빠르다는 결과를 얻었다. 또한 공간 복잡도를 특성에 있어서는 LFSR 구조가 가장 우수하다는 결과를 얻었다.

• 한국컴퓨터정보학회논문지
• /
• 제6권3호
• /
• pp.84-90
• /
• 2001

네트워크의 발전은 통신망의 발전과 더불어 심각한 사회문제를 발생시킨다. 즉, 보안에 관련된 문제는 네트워크를 사용할 경우 해킹과 크래킹에 대하여 더욱 주의해야한다는 것이다. 이러한 해커나 크래커로부터 보안을 유지하기 위해서는 새로운 암호알고리즘을 개발하거나 키길이를 길게하여 정해진 시간안에 복호불가의 상태를 유지하는 방법이 일반적으로 사용되고 있다. 본 논문에서, RSA 암호시스템에서 제안된 몽고메리 승산기는 캐리부분만을 어레이 형태로 구성하였고 병목현상을 없애기 위하여 승산과정을 가변길이화로 구성하였다. 그러므로 제안된 몽고메리 승산기는 실시간 처리 및 외부의 크래킹을 막아낼 수 있는기능을 강화시켰다.

• 대한기계학회논문집B
• /
• 제41권3호
• /
• pp.171-181
• /
• 2017

2상 횡 유동은 응축기, 증발기와 원자력의 증기 발생기와 같은 열교환기의 튜브와 셀 사이에 존재한다. 공기/물의 2상 유동에 놓인 관군에 작용하는 항력을 실험적으로 평가하였다. 2상 유동에 놓인 관군은 정사각형 배열이다. 피치 직경 비는 1.35이었고, 실린더의 직경은 18 mm이다. 관군에 유동방향으로 작용하는 항력을 측정하여 항력계수와 2상 유동 감쇠비를 계산하였다. 2상 유동 감쇠비는 균질 2상 유동의 이론식을 사용하여 구하여 실험의 결과와 비교하였다. 압력과 항력의 상관계수를 실험결과를 고려하여 평가하였다. 상관계수는 이론적으로 항력을 계산할 때에 사용된다. 질량유량을 증가할수록 측정된 항력으로부터 구한 항력계수와 감쇠비가 균질 유동의 이론적 결과와 잘 일치함을 보이고 있다. 결과적으로 충분히 큰 질량 유량의 기포 유동인 경우에는 감쇠비를 균질 유동에 근거한 이론식으로 계산할 수 있다.

• 천문학회보
• /
• 제37권2호
• /
• pp.209.2-209.2
• /
• 2012

UFFO Burst Alert & Trigger telescope (UBAT) is one of major instruments of UFFO-Pathfinder. The UBAT aims at 10 arcmin resolution localization of Gamma Ray Bursts with X-ray coded mask technique. It has $400mm{\times}400mm$ coded mask aperture, hopper, shielding and detector module with effective area of $191cm^2$. The detector module consists of an assembly of 36 64-ch MAPMTs and $25mm{\times}25mm$ pixellated YSO crystal array, and associated analog and digital electronics of about 2500 channels. We performed a vibration test using a dummy MAPMT with the detector module structure to measure the indused stress applied onto the MAPMT. We designed a sub-structure on the detector module to avoid the resonance that would otherwise deforms the detector module structure. A finite element analysis confirms the reduction of the load acceleration down to 12g. The experimental results are to be reported. Consequently, it proves that the MAPMT arrays of the flight UBAT detector module structure would survive in the space launch environment.

• 한국정보통신학회논문지
• /
• 제25권11호
• /
• pp.1627-1634
• /
• 2021

본 논문은 저전력 뉴럴 네트워크 가속기 SOC를 위한 아날로그 Convolution Filter용 저전력 초소형 ADC 회로 및 칩 설계 기술을 소개한다. 대부분의 딥러닝의 학습과 추론을 할 수 있는 Convolution neural network accelerator는 디지털회로로 구현되고 있다. 이들은 수많은 곱셈기 및 덧셈기를 병렬 구조로 구현하며, 기존의 복잡한 곱셉기와 덧셈기의 디지털 구현 방식은 높은 전력소모와 큰 면적을 요구하는 문제점을 가지고 있다. 이 한계점을 극복하고자 본 연구는 디지털 Convolution filter circuit을 Analog multiplier와 Accumulator, ADC로 구성된 Analog Convolution Filter로 대체한다. 본 논문에서는 최소의 칩면적와 전력소모로 Analog Accumulator의 아날로그 결과 신호를 디지털 Feature 데이터로 변환하는 8-bit SAR ADC를 제안한다. 제안하는 ADC는 Capacitor Array의 모든 Capacitor branch에 Split capacitor를 삽입하여 모든 branch의 Capacitor 크기가 균등하게 Unit capacitor가 되도록 설계하여 칩면적을 최소화 한다. 또한 초소형 unit capacitor의 Voltage-dependent capacitance variation 문제점을 제거하기 Flipped Dual-Capacitor 회로를 제안한다. 제안하는 ADC를 TSMC CMOS 65nm 공정을 이용하여 설계하였으며, 전체 chip size는 1355.7㎛², Power consumption은 2.6㎼, SNDR은 44.19dB, ENOB는 7.04bit의 성능을 달성하였다.

• 한국음향학회지
• /
• 제23권8호
• /
• pp.554-561
• /
• 2004

반도체 기술과 멀티미디어 통신기술이 발달하면서 고품위 영상과 다중 채널의 오디오에 관심을 갖게 되었다. MPEG 오디오 계층 3 디코더는 표준안에 기반을 둔 프로세서로써 기존에 많이 구현되어 있다. MPBG-1오디오 계층3 디코더의 합성필터는 디코더 전체에서 가장 많은 연산을 필요로 하기 때문에 고속 프로세서를 설계하기 위해서는 연산량을 줄일 수 있는 새로운 방식의 합성필터를 필요로 한다. 따라서 본 논문에서는 MPEG-1 오디오 계층 3의 핵심부분인 합성필터 부분을 DALUT (distributed arithmetic look-up table)방식을 이용하여 FPGA (Field Programmable Gate Array)에 구현하였다. 고속 필터를 설계하기 위해서 승산기 대신에 DALUT방식을 사용하였고, 파이프라인 구조를 사용하였으며, 데이터를 코사인 함수와 곱셈한 결과를 테이블로 만듦으로써 곱셈기를 제거하여 30%의 성능향상을 얻었다. 본 논문에서의 하드웨어 설계는 모두 VHDL (VHSIC Hardware Description Language)로 기술하였다. VHDL 시뮬레이션은 ALDEC사의 Active-HDL 6.1과 Model-sim 및 합성은 Synplify Pro 7.2v을 사용하였다. 대상 라이브러리는 XILINX사의 XC4010E, XC4020BX, XC4052 XL, P&R 툴은 XACT Ml.4를 사용하여 구현하였다. 구현된 프로세서는 20MHz∼70MHz사이에서 동작한다.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.758-765
• /
• 2018

본 논문은 65-nm Complemetary Metal-Oxide-Semiconductor(CMOS) 공정으로 설계한 송신 1채널, 수신 2채널을 내장한 24 GHz 송수신 칩과 이 칩을 이용하여 제작한 24 GHz Frequency Modulated Continuous Wave(FMCW) 레이다 모듈을 제시한다. CMOS 송수신 칩은 14체배기, 저잡음 증폭기, 하향 변환 믹서, 전력 증폭기를 포함하고 있다. 송신 출력은 23.8~24.36 GHz 대역에서 10 dBm 이상이며, 위상 잡음은 1 MHz 오프셋에서 -97.3 dBc/Hz이다. 수신기는 25.2 dB의 변환 이득과 -31.7 dBm의 $P_{1dB}$를 갖는다. 송수신 칩은 모두 합해 295 mW를 소모하고 $1.63{\times}1.6mm^2$의 면적을 차지한다. 레이다 시스템은 FR4 기판과 저손실 듀로이드 기판을 적층하여, 저손실 기판위에 칩과 안테나 및 고주파 전송선을 배치하고, 바이어스 회로와 이득 블록, FMCW 신호 발생 블록은 FR4 기판에 집적하여 하나의 레이다 모듈을 구성하였다. 안테나는 패치 형태로 송신 안테나는 $4{\times}4$ 패치 안테나로 14.76 dBi의 안테나 이득을 수신 안테나는 $4{\times}2$ 패치 안테나로 11.77 dBi의 안테나 이득을 구현하였다. 코너 리플렉터를 사용하여 거리 및 방위각 탐지 실험을 수행하였고, 정상 동작을 확인하였다.