• 제목/요약/키워드: array data

검색결과 1,622건 처리시간 0.029초

비트 레벨 일차원 시스톨릭 모듈러 승산 (Bit-level 1-dimensional systolic modular multiplication)

  • 최성욱;우종호
    • 전자공학회논문지B
    • /
    • 제33B권9호
    • /
    • pp.62-69
    • /
    • 1996
  • In this paper, the bit-level 1-dimensional systolic array for modular multiplication is designed. First of all, the parallel algorithm and data dependence graph from walter's method based on montgomery algorithm suitable for array design for modular multiplication is derived. By the systematic procedure for systolic array design, four 1-dimensional systolic arrays are obtained and then are evaluated by various criteria. As it is modified the array which is derived form [0,1] projection direction by adding a control logic and it is serialized the communication paths of data A, optimal 1-dimensional systolic array is designed. It has constant I/O channels for expansile module and it is easy for fault tolerance due to unidirectional paths. It is suitable for RSA cryptosystem which deals iwth the large size and many consecutive message blocks.

  • PDF

변형된 유전자 알고리즘을 이용한 Multiple Array 안테나의 빔 제어방식 (Beam Control Method of Multiple Array Antenna Using The Modified Genetic Algorithm)

  • 현교환;정경권;엄기환
    • 전자공학회논문지SC
    • /
    • 제44권2호
    • /
    • pp.39-45
    • /
    • 2007
  • 본 논문에서는 multiple array 안테나 링크 상에서 각 스테이션 간의 안테나 빔의 스위트 스폿을 변형된 유전자 알고리즘을 이용하여 찾고 유지하는 방법을 제안하였다. 제안한 방식은 각 스테이션에서 전송하는 데이터에 안테나의 정보를 같이 전송하며 범의 강도를 거리함수로 나타내고 그 거리함수의 곱을 적합도 함수로 이용하여 최대값이 되는 각도를 찾는 방식이다. 변형된 유전자 알고리즘 방식은 전처리 과정을 통하여 우수한 초기세대를 선택하는 방식으로 일반적인 유전자 알고리즘방식에서 랜덤하게 초기세대를 갖는 것과는 차별화가 된다. 통식 방식은 시분할 이중화 (TDD: Time Division Duplex) 방식으로 하여 전송하는 데이터에 안테나 정보를 같이 보낸다. 제안한 방식의 유용성을 확인하기 위하여 1:1, 1:2, 1:5 array 안테나의 세 가지 경우에 대하여 시뮬레이션 하였다. 염색체의 길이는 8bit, 16bit, split인 경우에 대하여 개체 수와 세대 수를 변화시켜 수렴 확률을 비교 검토하였다. 제안한 16bit split는 실제로는 8bit이지만 16bit와 유사한 좋은 수렴율을 보여주었다.

고속 퓨리어 변환 연산용 VLSI 시스토릭 어레이 아키텍춰 (A VLSI Architecture of Systolic Array for FET Computation)

  • 신경욱;최병윤;이문기
    • 대한전자공학회논문지
    • /
    • 제25권9호
    • /
    • pp.1115-1124
    • /
    • 1988
  • A two-dimensional systolic array for fast Fourier transform, which has a regular and recursive VLSI architecture is presented. The array is constructed with identical processing elements (PE) in mesh type, and due to its modularity, it can be expanded to an arbitrary size. A processing element consists of two data routing units, a butterfly arithmetic unit and a simple control unit. The array computes FFT through three procedures` I/O pipelining, data shuffling and butterfly arithmetic. By utilizing parallelism, pipelining and local communication geometry during data movement, the two-dimensional systolic array eliminates global and irregular commutation problems, which have been a limiting factor in VLSI implementation of FFT processor. The systolic array executes a half butterfly arithmetic based on a distributed arithmetic that can carry out multiplication with only adders. Also, the systolic array provides 100% PE activity, i.e., none of the PEs are idle at any time. A chip for half butterfly arithmetic, which consists of two BLC adders and registers, has been fabricated using a 3-um single metal P-well CMOS technology. With the half butterfly arithmetic execution time of about 500 ns which has been obtained b critical path delay simulation, totla FFT execution time for 1024 points is estimated about 16.6 us at clock frequency of 20MHz. A one-PE chip expnsible to anly size of array is being fabricated using a 2-um, double metal, P-well CMOS process. The chip was layouted using standard cell library and macrocell of BLC adder with the aid of auto-routing software. It consists of around 6000 transistors and 68 I/O pads on 3.4x2.8mm\ulcornerarea. A built-i self-testing circuit, BILBO (Built-In Logic Block Observation), was employed at the expense of 3% hardware overhead.

  • PDF

육각형 렌즈 어레이로부터 요소영상을 생성하기 위한 병렬 처리 기법 (Parallel Processing Method for Generating Elemental Images from Hexagonal Lens Array)

  • 김도형;박찬;정지성;권기철;김남;류관희
    • 한국콘텐츠학회논문지
    • /
    • 제12권6호
    • /
    • pp.1-8
    • /
    • 2012
  • 대부분 집적영상 기법에서는 사각형 렌즈 어레이가 사용되고 있으며, 이로 인해 집적된 빛의 분포는 사각격자 형태로 기록된다. 그러나 육각형 렌즈 어레이를 사용하면, 사각형 렌즈 어레이보다 더 높은 밀도의 빛의 분포와 이상적인 원형 렌즈에 가깝게 이미지를 기록 또는 재생 할 수 있다[4]. 육각형 렌즈 어레이 요소영상을 병렬 처리 기법을 사용하여 생성하기 위해서는 요소영상을 구성하는 각 화소에 대하여 그 화소가 속할 육각형 렌즈를 결정해야하고, 이 과정은 화면에 출력되는 모든 화소에 대하여 진행 되며 많은 계산량이 요구된다. 본 논문에서는 3D 볼륨 데이터를 사용하여 육각형 렌즈 어레이에 대한 요소영상을 생성하기 위해 OpenCL를 사용한 병렬 처리 기법을 제안한다. 제안 된 방법을 위한 실험에는 Male [$128{\times}256{\times}256$화소] 볼륨데이터를 사용하였으며, 실험 결과 $20{\times}20$개의 육각형 렌즈 어레이에 대해 요소영상을 초당 20~60장 생성할 수 있었다.

소규모 VOD 시스템의 저장 서버로서 디스크 배열 구조의 분석 (Analysis of Disk Array Architecture as a Storage Server of a Small-Sacle VOD Server)

  • 고정국;김길용
    • 한국정보처리학회논문지
    • /
    • 제4권3호
    • /
    • pp.811-820
    • /
    • 1997
  • 대용량의 저장 공간과 고속 통신망을 갖춘 고성능 저장 장치를 필요로 하는 멀티미디어 응용에서는 데이터 전달 속도와 입출력 성능을 향상시키기 위해 디스크 배열이 사용되고 있다. 디스크 배열은 구성 방법및 데이터 할당 방법등에 따라 성능의 차이를 보이므로 디스크 배열을 설계 할 때 해당 응용에 적합한 디스크 배열 특성 변수가 결정되어야 한다. 본 논문에서는 소규모 VOD 시스템의 저장 서버로서 사용될 디스크 배열의 구조를 결정하기 위한 연속 매체 파일 시스템의 데이터 불럭 크기와 입출력 요구의 크기가 주어질 때 디스크 배열 구성 디스크수, 디스크 배열 구성과 디클러스터링 정도를 권장하기 위해 시뮬레이션을 통해 성능을 평가하였다. 시뮬레 이션을 통해 6Mbps의 MPEG-2파일을 제공하는 디스크 배열의 구조는 스트라이핑 단위가 64-KB 이며, 데이터 불럭이 연속 배치되어 있는 5개의 디스크로 구성된 RAID-5가 가장 적합한 것으로 나타났다.

  • PDF

고속블럭정합 알고리즘을 위한 실시간 영상프레임 데이터 처리 제어 방법의 설계 및 구현 (A Design and Implementation of Real-time Video frame data Processing control for Block Matching Algorithm)

  • 이강환;황호정
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
    • /
    • pp.373-376
    • /
    • 2001
  • This paper has been studied a real-time video frame data processing control that used the linear systolic array for motion estimation. The proposed data control processing provides to the input data into the multiple processor array unit(MPAU) from search area and reference block data. The proposed data control architecture has based on two slice band for input data processing. And it has no required external control logic blocks for input data as like reference block or search area data.

  • PDF

배열기반 데이터 구조를 이용한 간략한 divide-and-conquer 삼각화 알고리즘 (A Compact Divide-and-conquer Algorithm for Delaunay Triangulation with an Array-based Data Structure)

  • 양상욱;최영
    • 한국CDE학회논문집
    • /
    • 제14권4호
    • /
    • pp.217-224
    • /
    • 2009
  • Most divide-and-conquer implementations for Delaunay triangulation utilize quad-edge or winged-edge data structure since triangles are frequently deleted and created during the merge process. How-ever, the proposed divide-and-conquer algorithm utilizes the array based data structure that is much simpler than the quad-edge data structure and requires less memory allocation. The proposed algorithm has two important features. Firstly, the information of space partitioning is represented as a permutation vector sequence in a vertices array, thus no additional data is required for the space partitioning. The permutation vector represents adaptively divided regions in two dimensions. The two-dimensional partitioning of the space is more efficient than one-dimensional partitioning in the merge process. Secondly, there is no deletion of edge in merge process and thus no bookkeeping of complex intermediate state for topology change is necessary. The algorithm is described in a compact manner with the proposed data structures and operators so that it can be easily implemented with computational efficiency.

데이터 재사용에 의한 고속 프랙탈 영상압축을 위한 시스토릭 어레이의 설계 ((Design of Systolic Away for High-Speed Fractal Image Compression by Data Reusing))

  • 우종호;이희진;이수진;성길영
    • 전자공학회논문지SC
    • /
    • 제39권3호
    • /
    • pp.220-227
    • /
    • 2002
  • 프랙탈 영상압축의 고속처리를 위한 일차원 VLSI 어레이를 설계하였다. 기존의 제안된 일차원 VLSI 어레이에서 중첩되는 이웃의 정의역블럭의 데이터들을 재사용하므로서 전체 연산에 필요한 데이터의 총입력 횟수를 감소시키고, 이로 인한 전체 처리시간을 줄였다. 어레이로 입력되는 데이터의존관계를 고려하여, 입력순서가 적절히 조정되었으며, 이에 따라 처리요소들을 설계하였다. 몇몇 처리요소에는 데이터의 저장 및 경로설정을 위한 레지스터와 멀티플렉서들이 추가되었다. 따라서 영상의 크기가 N이고 블럭의 크기가 B인 경우, 이 설계는 적은 하드웨어를 추가하여 기존의 어레이보다 처리속도가 (N-4B)/4(N-B)배 향상되었다.

수중청음기 배열의 간격 및 깊이 변화에 따른 측정 소음준위 오차 (Sound Source Level Error on Element Spacing and Depth of Hydrophone Array)

  • 윤종락
    • 한국음향학회:학술대회논문집
    • /
    • 한국음향학회 1997년도 영남지회 학술발표회 논문집 Acoustic Society of Korean Youngnam Chapter Symposium Proceedings
    • /
    • pp.68-74
    • /
    • 1997
  • Ship radiated noise is an infortant parameter which dtermines Anti Submarine Warfare(ASW) countermeansure or passive Sonar detection and classification performance. Its measurement should be performed under controlled ocean acoustic environment. In data reduction of the measured data from hydrophone array, theeffect fo ambient noise, surface reflection and bottom reflection etc. should be compensated to obtain the source level of the ship radiated noise. This study describes the measurement hydrophone array design criteria based on the analysis of transimission anomaly due to the surface reflection.

  • PDF

고속 모듈러 승산의 비교와 확장 가능한 시스톨릭 어레이의 설계 (Comparison of High Speed Modular Multiplication and Design of Expansible Systolic Array)

  • 추봉조;최성욱
    • 한국정보처리학회논문지
    • /
    • 제6권5호
    • /
    • pp.1219-1224
    • /
    • 1999
  • This paper derived Montgomery's parallel algorithms for modular multiplication based on Walter's and Iwamura's method, and compared data dependence graph of each parallel algorithm. Comparing the result, Walter's parallel algorithm has small computational index in data dependence graph, so it is selected and used to computed spatial and temporal pipelining diagrams with each projection direction for designing expansible bit-level systolic array. We also evaluated internal operation of proposed expansible systolic array C++ language.

  • PDF