• The Transactions of the Korean Institute of Electrical Engineers C
• /
• v.51 no.6
• /
• pp.229-235
• /
• 2002

This paper presents the fabrication of polycrystalline thin film transistor(TFT) using sequential lateral solidification(SLS) of amorphous silicon. The fabricated SLS TFT showed high Performance suitable for active matrix liquid crystal display(AMLCD). The SLS process involves (1) a complete melting of selected area via irradiation through a patterned mask, and (2) a precisely controlled pulse translation of the sample with respect to the mask over a distance shorter than the super lateral growth(SLG) distance so that lateral growth extended over a number of iterative steps. The SLS experiment was performed with 550$\AA$ a-Si using 308nm XeCl laser having $2\mu\textrm{m}$ width. Irradiated laser energy density is 310mJ/$\textrm{cm}^2$ and pulse duration time was 25ns. The translation distance was 0.6$\mu$m/pulse, 0.8$\mu$m/pulse respectively. As a result, a directly solidified grain was obtained. Thin film transistors (TFTs) were fabricated on the poly-Si film made by SLS process. The characteristics of fabricated SLS p -type poly-Si TFT device with 2$\mu\textrm{m}$ channel width and 2$\mu\textrm{m}$ channel length showed the mobility of 115.5$\textrm{cm}^2$/V.s, the threshold voltage of -1.78V, subthreshold slope of 0.29V/dec, $I_{off}$ current of 7$\times$10$^{-l4}$A at $V_{DS}$ =-0.1V and $I_{on}$ / $I_{off}$ ratio of 2.4$\times$10$^{7}$ at $V_{DS}$ =-0.1V. As a result, SLS TFT showed superior characteristics to conventional poly-Si TFTs with identical geometry.y.y.y.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.250-251
• /
• 2009

For the fabrication of a multilevel resist (MLR) based on a very thin amorphous carbon (a-C) layer an $Si_{3}N_{4}$ hard-mask layer, the selective etching of the $Si_{3}N_{4}$ layer using physical-vapor-deposited (PVD) a-C mask was investigated in a dual-frequency superimposed capacitively coupled plasma etcher by varying the following process parameters in $CH_{2}F_{2}/H_{2}/Ar$ plasmas : HF/LF powr ratio ($P_{HF}/P_{LF}$), and $CH_{2}F_{2}$ and $H_2$ flow rates. It was found that infinitely high etch selectivities of the $Si_{3}N_{4}$ layers to the PVD a-C on both the blanket and patterned wafers could be obtained for certain gas flow conditions. The $H_2$ and $CH_{2}F_{2}$ flow ratio was found to play a critical role in determining the process window for infinite $Si_{3}N_{4}$/PVDa-C etch selectivity, due to the change in the degree of polymerization. Etching of ArF PR/BARC/$SiO_x$/PVDa-C/$Si_{3}N_{4}$ MLR structure supported the possibility of using a very thin PVD a-C layer as an etch-mask layer for the $Si_{3}N_{4}$ layer.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.84-84
• /
• 2000

수소화된 비정질 실리콘(a-Si:H)과 미세결정질 실리콘 ($\mu$c-Si:H)은 저온.건식 공정인 PECVD로 값싼 유리 기판을 사용하여 넓은 면적에 증착이 가능하다는 큰 장점으로 인해 광전소자(photovoltaic device)와 박막 트랜지스터(TFTs)등에 폭넓게 응용되어 왔으며 최근에는 nm 크기의 실리콘 결정(nc-Si)에서 가시광선 영역의 발광 현상이 발견됨에 따라 광소자로서의 특성을 제어하기 위해서는 성장 조건과 공정 변수에 따른 구조 변화에 대한 연구가 선행되어야 한다. 본 연구에서는 UHV-ECR-PECVD 법을 이용하여 H2로 희석된 SiH4로부터 a-Si:H과 $\mu$c-Si:H를 증착하였다. 그림 1은 SiH4 20sccm/H2 50sccm/25$0^{\circ}C$에서 기판의 DC bias를 변화시키면서 박막을 증착시킬 때 나타나는 박막의 구조 변화를 raman spectrum의 To phonon peak의 위치와 반가폭의 변화로 나타낸 것이다. 비정질 실리콘 박막은 DC bias를 증가시킴에 따라 무질서도가 증가하다가 어떤 critical DC bias에서 최대치를 이룬후 다시 질서도가 증가한다. 이온의 충격력에 의해 박막내에 응력이 축적되면 박막의 에너지 상태가 높아지고 이 축적된 응력이 ordering에 대한 에너지 장벽을 넘을 수 있을 만큼 커지게 되면 응력이 풀리면서 ordering이 가능해지는 것으로 생각된다. 그림 2는 수소 결합 형태의 변화이다. 박막의 무질서도가 증가할 경우 알려진 바와 같이 2000cm-1근처의 peak은 감소하고 2100cm-1 부근이 peak이 증가하는 현상을 보였다. 본 논문에서는 여러 공정 변수, 특히 DC bias에 따르는 박막의 구조 변화와 다른 성장 조건(온도, 유량비)이 critical DC bias나 결정화, 결정성 등에 미치는 영향에 대한 분석결과를 보고하고자 한다.등을 이용하여 광학적 밴드갭, 광흡수 계수, Tauc Plot, 그리고 파장대별 빛의 투과도의 변화를 분석하였으며 각 변수가 변화함에 따라 광학적 밴드갭의 변화를 정량적으로 조사함으로써 분자결합상태와 밴드갭과 광 흡수 계수간의상관관계를 규명하였고, 각 변수에 따른 표면의 조도를 확인하였다. 비정질 Si1-xCx 박막을 증착하여 특성을 분석한 결과 성장된 박막의 성장률은 Carbonfid의 증가에 따라 다른 성장특성을 보였고, Silcne(SiH4) 가스량의 감소와 함께 박막의 성장률이 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 줄어들어 성장률이 Silane가스량에 의해 지배됨을 볼 수 있다. UV-VIS spectrophotometer에 의한 비정질 SiC 박막의 투과도와 파장과의 관계에 있어 유리를 기판으로 사용했으므로 유리의투과도를 감안했으며, 유리에 대한 상대적인 비율 관계로 투과도를 나타냈었다. 또한 비저질 SiC 박막의 흡수계수는 Ellipsometry에 의해 측정된 Δ과 Ψ값을 이용하여 시뮬레이션한 결과로 비정질 SiC 박막의 두께를 이용하여 구하였다. 또한 Tauc Plot을 통해 박막의 optical band gap을 2.6~3.7eV로 조절할 수 있었다. 20$0^{\circ}C$이상으로 증가시켜도 광투과율은 큰 변화를 나타내지 않았다.부터 전분-지질복합제의 형성 촉진이 시사되었다.이것으로 인하여 호화억제에 의한 노화 방지효과가 기대되었지만 실제로 빵의 노화는 현저히 진행되었다. 이것은 quinua 대체량 증가에 따른 반죽의 안정성이 저하되어 버린 것으로 생각되어진다. 더욱이 lipase를 첨가하면 반죽이 분화하는 경향이 보여졌지만 첨가량 75ppm에 있어서 상당히 비용적의 증대가 보였다. 이것은 lipase의 가수분해에 의해

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.35D no.7
• /
• pp.72-78
• /
• 1998

This paper is focused on the fabrication of reliable novel antifuse, which could operate at low voltage along with the improvement in OFF and ON-state properties. The fabricated antifuse consists of Al/BaTi$_{2}$O$_{3}$/SiO$_{2}$/TiW-silicide structure. Through the systematic analyses for bottom metal and the intermetallic insulator, material and electri cproperties were investiaged. TiW-silicide as the bottom electrode had smooth surface with average roughness of 11.angs. at 10X10.mu.m$^{2}$ and was bing kept as-deposited SiO$_{2}$ film stable. Amorphous BaTi$_{2}$O$_{3}$ film as the another insulator was chosen because of its low breakdown strength (2.5MV/cm). breakdown voltage of antifuse is remarkably reduced by using BaTi$_{2}$O$_{3}$ film, and leakage current of that maintained low level due to the SiO$_{2}$ film. Low ON-resistance (46.ohm./.mu.m$^{2}$) and low programming voltage(9.1V) can be obtained in theses antifuses with 220.angs. double insulator layer and 19.6X10$^{-6}$ cm$^{2}$ area, while keeping sufficient OFF-state reliability (less than 1nA).

• Korean Journal of Metals and Materials
• /
• v.48 no.2
• /
• pp.133-140
• /
• 2010

10 nm thick Ni layers were deposited on 200 nm $SiO_2/Si$ substrates using an e-beam evaporator. Then, 60 nm or 20 nm thick ${\alpha}$-Si:H layers were grown at low temperature (<$200^{\circ}C$) by a Catalytic-CVD. NiSi layers were already formed instantaneously during Cat-CVD process regardless of the thickness of the $\alpha$-Si. The resulting changes in sheet resistance, microstructure, phase, chemical composition, and surface roughness with the additional rapid thermal annealing up to $500^{\circ}C$ were examined using a four point probe, HRXRD, FE-SEM, TEM, AES, and SPM, respectively. The sheet resistance of the NiSi layer was 12${\Omega}$/□ regardless of the thickness of the ${\alpha}$-Si and kept stable even after the additional annealing process. The thickness of the NiSi layer was 30 nm with excellent uniformity and the surface roughness was maintained under 2 nm after the annealing. Accordingly, our result implies that the low temperature Cat-CVD process with proposed films stack sequence may have more advantages than the conventional CVD process for nano scale NiSi applications.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.30 no.6
• /
• pp.258-263
• /
• 2020

Silicon carbide (SiC) fibers mainly fabricated from polycarbosilane, a ceramic precursor, are applied as reinforcing materials for ceramic matrix composites (CMCs) because of their high temperature oxidation resistance, tensile strength, and light weight. In this study, continuous SiC fibers used to fabricate rope-type flexible heating elements capable of generating high-temperature heat (> 650℃). For high-efficiency heating elements, the resistance of SiC fiber rope was measured by 2-point probe method according to the cross-sectional area and length. In addition, the fabrication conditions of rope-type SiC fiber heating elements were optimized by controlling the oxygen impurities and the size of crystal grains present in the amorphous SiC fiber. As a result, the SiC fiber heating element having a resistance range of about 100~200 Ω exhibited an excellent power consumption efficiency of 1.5 times compared to that of the carbon fiber heating element.

• Transactions on Electrical and Electronic Materials
• /
• v.18 no.1
• /
• pp.55-57
• /
• 2017

Amorphous oxide thin film transistors (TFTs) were fabricated with 0.5 wt% silicon doped zinc tin oxide (a-0.5SZTO) thin film deposited by radio frequency (RF) magnetron sputtering. In order to investigate the effect of annealing treatment on the electrical properties of TFTs, a-0.5SZTO thin films were annealed at three different temperatures ($300^{\circ}C$, $500^{\circ}C$, and $700^{\circ}C$ for 2 hours in a air atmosphere. The structural and electrical properties of a-0.5SZTO TFTs were measured using X-ray diffraction and a semiconductor analyzer. As annealing temperature increased from $300^{\circ}C$ to $500^{\circ}C$, no peak was observed. This provided crystalline properties indicating that the amorphous phase was observed up to $500^{\circ}C$. The electrical properties of a-0.5SZTO TFTs, such as the field effect mobility (${\mu}_{FE}$) of $24.31cm^2/Vs$, on current ($I_{ON}$) of $2.38{\times}10^{-4}A$, and subthreshold swing (S.S) of 0.59 V/decade improved with the thermal annealing treatment. This improvement was mainly due to the increased carrier concentration and decreased structural defects by rearranged atoms. However, when a-0.5SZTO TFTs were annealed at $700^{\circ}C$, a crystalline peak was observed. As a result, electrical properties degraded. ${\mu}_{FE}$ was $0.06cm^2/Vs$, $I_{ON}$ was $5.27{\times}10^{-7}A$, and S.S was 2.09 V/decade. This degradation of electrical properties was mainly due to increased interfacial and bulk trap densities of forming grain boundaries caused by the annealing treatment.

• 한국신재생에너지학회:학술대회논문집
• /
• 2007.11a
• /
• pp.275-277
• /
• 2007

유리를 기판으로 하는 superstrate pin 비정질 태양전지에서 전면투명전도막(TCO)과 p-layer의 계면이 태양전지의 효율을 내는데 가장 큰 기여를 한다. 전면투명전도막(TCO)으로 현재 일반적으로 사용되는 ZnO:Al는 $SnO_2:F$ 보다 전기,광학적으로 우수하고, 안개율(Haze)높으며, 수소 플라즈마에서의 안정성이 높은 특정을 갖고 있다. 그래서 박막 태양전지 특성향상에 매우 유리하나, 태양전지로 제조했을 때, $SnO_2:F$보다 충진율(Fill factor:F.F)과 V_{\infty}$ 가 감소한다는 단점을 가지고 있다. 본 실험실에서는 $SnO_2:F$의 F.F가 72%이 나온 반면 ZnO:Al의 F.F은 68%에 그쳤다. 이들 원인을 분석하기 위해 TCO/p-layer의 전기적 특성을 알아 본 결과, $SnO_2:F$보다 ZnO:Al의 직렬저항이 높게 측정되었다. 이러한 결과를 바탕으로 p-layer 에 R={$H_2/SiH_4$}=25로 변화, p ${\mu$}c$-Si:H/p a-SiC:H 로 p-layer 이중 증착, p-layer의 boron doping 농도를 증가시키는 실험을 하였다. 직렬저항이 가장 낮았던 p ${\mu$}c$-Si:H/p a-SiC:H 로 p-layer 이중 증착에서 Voc는 0.95V F.F는 70% 이상이 나왔다. 이들 각 p층의 $E_a$(Activation Energy)를 구해본 결과, ${\mu$}c$-Si:H의 Ea 가 가장 낮은 것을 관찰 할 수 있었다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 2005.07b
• /
• pp.1119-1122
• /
• 2005

A selective deposition of Co thin films for thin film transistor gate electrode has been carried out by the growth with combination of micro-contact printing and metal organic chemical vapor deposition (MOCVD). This results in the elimination of optical lithography process. MOCVD has been employed to selectively deposit Co films on preformed OTS gate pattern by using micro-contact printing (${\mu}CP$). A hydrogenated amorphous silicon TFT with a Co gate selectively formed on SAMs patterned structure exhibited a subthreshold slope of 0.88V/dec, and mobility of $0.35cm^2/V-s$, on/off current ratio of $10^6$, and a threshold voltage of 2.5V, and thus demonstrating the successful application of the novel bottom-up approach into the fabrication of a-Si:H TFTs.

• New & Renewable Energy
• /
• v.3 no.4
• /
• pp.63-68
• /
• 2007

유리를 기판으로 하는 superstrate pin 비정질 실리콘 태양전진에서 전면 투명전도막(TCO)과 p-층의 계면은 태양전지 변환효율에 큰 영향을 미친다. 면투명전도막(TCO)으로 현재 일반적으로 사용되는 ZnO:Al는 $SnO_2:F$보다 전기, 광학적으로 우수하고, 안개율 (Haze)높으며, 수소 플라즈마에서 안정성이 높은 특징을 갖고 있다. 그래서 박막 태양전지의 특성향상에 매우 유리하나, 태양전지로 제조했을 때, $SnO_2$보다 충진율(Fill Factor:F.F)과 $V_{oc}$가 감소한다는 단점을 가지고 있다. 본 실험실에서는 $SnO_2:F$dml F.F.가 72%이 나온 반면 ZnO:Al의 F.F은 68%에 그쳤다. 이들 원인을 분석하기 위해 TCO/p-layer의 전기적 특성을 알아 본 결과, $SnO_2:F$보다 ZnO:Al의 직렬저항이 높게 측정되었다. 이러한 결과를 바탕으로 p-layer에 $R=(H_2/SiH_4)=25$로 변화, p ${\mu}c$-Si:H/p a-SiC:H로 p-layer 이중 증착, p-layer의 boron doping 농도를 증가시키는 실험을 하였다. 직렬저항이 가장 낮았던 p ${\mu}c$-Si:H/p a-SiC:H 인 p-layer 이중 증착에서 $V_{oc}$는 0.95V F.F는 70%이상이 나왔다. 이들 각 p층의 $E_a$(Activiation Energy)를 구해본 결과, ${\mu}c$-Si:H의 Ea 가 가장 낮은 것을 관찰 할 수 있었다.