• 제목/요약/키워드: aes

검색결과 1,422건 처리시간 0.03초

OTP와 일회성 난수를 사용한 AES 알고리즘 기반의 개선된 RFID 상호 인증 프로토콜 (Improved RFID Mutual Authentication Protocol using One-Time Pad and One-Time Random Number Based on AES Algorithm)

  • 윤태진;오세진;안광선
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권11호
    • /
    • pp.163-171
    • /
    • 2011
  • RFID 시스템은 무선 주파수를 이용하기 때문에 도청, 위치 추적, 스푸핑 공격, 재전송 공격과 같은 공격에 취약하다. 이를 해결하고자 RFID 시스템의 상호 인증 기법과 암호화 기법이 활발히 연구되고 있다. 그러나, 과거 AES(Advanced Encryption Standard)를 이용한 대칭키 기반의 프로토콜은 고정키 문제와 보안 취약성을 안고 있어 본 논문에서 기존 프로토콜의 보안 취약성을 증명하고, OTP(One-Time Pad) 기법과 AES를 이용한 프로토콜을 제안하여 보안 취약점을 보완하고 연산, 하드웨어 오버헤드를 감소하고자 한다. 제안 프로토콜은 리더와 태그간 데이터를 암호화하고, 리더의 일회성 난수 사용하여 상호 인증을 한다. 그리고, S.Oh 프로토콜을 비롯한 기존 프로토콜과 비교 분석으로 보안성과 서버, 리더, 태그의 연산량 측면 등 효율성에서 상대적으로 우수함을 보인다.

프라이버시 보호를 위한 개선된 RFID 인증 프로토콜 (Improved Authentication Protocol for Privacy Protection in RFID Systems)

  • 오세진;이창희;윤태진;정경호;안광선
    • 한국통신학회논문지
    • /
    • 제38C권1호
    • /
    • pp.12-18
    • /
    • 2013
  • 2012년 태그의 고유 식별 정보를 안전하게 숨기고, 매 세션 다른 값을 생성하기 위해서 해시함수와 AES 알고리즘을 모두 사용하는 DAP3-RS(Design of Authentication Protocol for Privacy Protection in RFID Systems)을 제안하였다. DAP3-RS 논문에서 Hash-Lock 프로토콜의 metaID가 고정되는 문제점을 AES(Advanced Encryption Standard) 알고리즘으로 해결하였고, 리더, 태그의 난수로 인증 과정을 거치기 때문에 스푸핑 공격, 재전송 공격, 트래픽 분석 등 다양한 공격에 안전하다고 주장하였다. 그러나 그의 주장과는 달리 고정된 해시 값으로 트래픽 분석이 가능하며, 리더와 태그사이의 동일한 데이터 값으로 인해 공격자임에도 불구하고 인증과정을 통과할 수 있다. 본 논문에서는 DAP3-RS가 공격자의 공격에 취약함을 증명한다. 그리고 AES 알고리즘 기반의 인증 프로토콜을 제안하고, 제안 프로토콜이 DAP3-RS에 비해 안전하고 효율적임을 증명한다.

토양 시료 중 Atomic Absorption Spectrometry (AAS) 및 Inductively Coupled Plasma-Atomic Emission Spectrometry (ICP-AES)를 이용한 총 크롬 분석방법 비교 (Comparison of analytical methods for quantifying total chromium in soil using Atomic Absorption Spectrometer (AAS) and Inductively Coupled Plasma-Atomic Emission Spectrometry (ICP-AES))

  • 이홍길;김지인;변윤주;김현구;윤정기
    • 한국지하수토양환경학회지:지하수토양환경
    • /
    • 제22권6호
    • /
    • pp.22-28
    • /
    • 2017
  • The accuracy of analytical results in response to the use of different additives ($NH_4Cl$, KCl, $LaCl_3$) and oxidant gases was evaluated and compared by using Atomic Absorption Spectrometry (AAS). Identification of spectroscopic interferences and possible improvements in Inductively Coupled Plasma-Atomic Emission Spectrometry (ICP-AES) analysis were also discussed. The average accuracies of total chromium using Certified Reference Materials (CRMs) were found to be 72.1~94.2% in air/acetylene flame condition by AAS, and they were improved to 100.5~110.5% when the oxidants was changed to nitrous oxide rather than adding the additives. The field samples showed similar trends to CRMs, but chromium concentrations were highly variable depending on analytical conditions. The average accuracies using CRMs were estimated to be 89.3~166.1% by ICP-AES, and improved to below 121.7% after eliminating iron interference. Field samples with low chromium and high iron concentration were measured to be > 30% lower in total chromium concentrations by ICP-AES than AAS in nitrous oxide/acetylene flame. Total chromium concentrations in soil could be analyzed with better accuracy under nitrous oxide/acetylene flame by AAS because it was more effective to increase the temperature of the flame than to eliminate the chemical interference for maximizing atomization of chromium. When using ICP-AES, interference substances, total chromium levels, and analytical conditions should be also considered.

와이브로 보안용 AES기반의 Key Wrap/Unwrap 코어 설계 (A Design of AES-based Key Wrap/Unwrap Core for WiBro Security)

  • 김종환;전흥우;신경욱
    • 한국정보통신학회논문지
    • /
    • 제11권7호
    • /
    • pp.1332-1340
    • /
    • 2007
  • 본 논문에서는 휴대인터넷 와이브로 (WiBro) 시스템의 보안계층 중 암호 키 (Traffic Encryption Key; TEK)를 암호 복호하는 key wrap/unwrap 알고리듬의 효율적인 하드웨어 설계에 대해 기술한다. 설계된 key wrap/unwrap 코어 (WB_KeyWuW)는 AES (Advanced Encryption Standard) 알고리듬을 기반으로 하고 있으며, 128비트의 TEK를 128비트의 KEK (Key Encryption Key)로 암호화하여 192비트의 암호화된 키를 생성하고, 192비트의 암호화된 키를 복호화하여 128비트의 TEK로 복호하는 기능을 수행한다. 효율적인 하드웨어 구현을 위해 라운드 변환 블록에 하드웨어 공유기법을 적용하여 설계하였으며, 또한 하드웨어 복잡도에 가장 큰 영향을 미치는 SubByte/InvSubByte 블록을 체 변환 방법을 적용하여 구현하였다. 이를 통해, LUT (Lookup Table)로 구현하는 방식에 비해 약 25%의 게이트 수를 감소시켰다. Verilog-HDL로 설계된 WB_KeyWuW 코어는 약 14,300개의 게이트로 구현되었으며, 100-MHz@3.3-V의 클록으로 동작하여 $16{\sim}22-Mbps$의 성능이 예상되어 와이브로 시스템 보안용 하드웨어 구현을 위한 IP로 사용될 수 있다.

암호화 AES Rijndael 알고리즘 적용 유도탄 점검 장비 (Guided Missile Assembly Test Set using Encryption AES Rijndael Algorithm)

  • 정의재;고상훈;이유상;김영성
    • 한국항행학회논문지
    • /
    • 제23권5호
    • /
    • pp.339-344
    • /
    • 2019
  • 정보통신 기술 발전에 따른 데이터 보안 위협의 상승에 대비하기 위하여 유도탄 점검 장비에 저장된 자료의 안전성을 보장할 수 있는 기술은 중요하다. 이를 위하여 자료가 누출 되더라도 복원할 수 없게 데이터 저장 시 암호화를 수행하여야 하고, 해당 데이터를 복호화한 후에도 무결성이 보장되어야 한다. 본 논문에서는 데이터 저장 시 대칭키 암호시스템인 AES 알고리즘을 유도탄 점검장비에 적용하고, 각 AES의 각 비트 별 데이터 양에 따른 암호화 복호화 시간을 측정하였다. 또한 기존 점검 시스템에 AES Rijndael 알고리즘을 구현하여 암호화 수행으로 인한 영향을 분석하였고 제안한 암호화 알고리즘을 기존 시스템에 적용하는 것이 적합한지 확인 하였다. 용량별 / 알고리즘 비트수별로 분석한 결과 제안한 알고리즘 적용이 시스템 운용에 영향 없음을 확인하였고, 최적의 알고리즘을 도출할 수 있었다. 추가로 복호화 결과를 초기 데이터와 비교하였고, 해당 알고리즘이 데이터 무결성을 보장할 수 있음을 확인할 수 있었다.

아두이노를 이용한 AES와 LEA의 암복호화 속도 측정 (Measurements of Encryption and Decryption Times of AES and LEA Algorithms on an Arduino MCU)

  • 권영준;신형식
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.971-977
    • /
    • 2019
  • 본 논문에서는 국제 표준 블록 암호 AES와 국산 표준 경량 블록 암호인 LEA의 암복호화 속도를 비교 실험한 결과를 소개하고, LEA의 사물인터넷 기기 통신에의 활용 가능성을 확인한다. 두 암호 알고리즘의 속도 측정을 위하여, AES의 경우는 256비트의 무작위 생성 비밀키를, LEA의 경우는 128비트의 무작위 생성 비밀키를 이용하여 암복호화를 수행하였다. 아두이노를 이용한 실험을 진행한 결과, 256비트 비밀키 AES 알고리즘의 경우 암복호화에 약 45ms가 소모되었고, LEA의 경우 128비트 비밀키에 대하여 암복호화에 약 4ms가 소모되었다. 알고리즘 구현 방식과 실험 환경에 따라 속도 차이는 매우 다양할 수 있으나, 본 실험 결과를 통하여 LEA 알고리즘은 경량 에너지 환경을 요구하는 사물인터넷 기기의 보안 알고리즘으로서 충분히 고려해볼 만하다는 것을 확인하였다.

IoT 보안을 위한 AES 기반의 암호화칩 설계 (Design of AES-Based Encryption Chip for IoT Security)

  • 강민섭
    • 한국인터넷방송통신학회논문지
    • /
    • 제21권1호
    • /
    • pp.1-6
    • /
    • 2021
  • 본 논문은 하드웨어 자원이 제한되는 사물인터넷 시스템의 보안을 위하여 AES 기반의 효율적인 암호화칩 설계를 제안한다. ROM 기반의 S-Box는 메모리를 액세스하는데 많은 메모리 공간이 필요함과 동시에 지연문제가 발생하게 된다. 제안한 방법에서는 저면적/고성능의 암호화 칩 설계를 위해 합성체 기반의 고속 S-Box를 설계하여 보다 빠른 연산결과를 얻도록 한다. 또한, 각 라운드 변환과정 및 키 스케쥴링 과정에서 사용되는 S-Box를 공유하도록 설계하여 보다 높은 처리율 및 적은 지연을 갖도록 한다. 설계된 AES 암호프로세서는 Verilog-HDL를 사용하여 회로동작을 기술하였으며, Xilinx ISE 14.7 툴을 이용하여 논리 합성을 수행하였다. 또한, 설계 검증은 Modelsim 10.3 툴을 이용하였으며, Xilinx XC6VLX75T FPGA 소자를 사용하여 하드웨어 동작을 검증하였다.

64-비트 프로세서에서 AES 고속 구현 (High Speed AES Implementation on 64 bits Processors)

  • 정창호;박일환
    • 정보보호학회논문지
    • /
    • 제18권6A호
    • /
    • pp.51-61
    • /
    • 2008
  • 본 논문은 최근 많이 사용되는 64-비트 프로세서인 Intel Core2 프로세서와 AMD Athlon64 프로세서에서 AES 알고리즘을 고속 구현하는 기법을 제시한다. 먼저 EM64T 아키텍처의 Core2 프로세서는 메모리 접근 명령어 처리 효율이 연산 명령어 처리 효율보다 떨어진다. 때문에 메모리 접근 명령어의 비율이 높게 구성된 기존 AES 구현기법은 메모리 병목현상이 발생된다. 이에 메모리 접근 명령어 비율을 낮춘 부분 라운드키 기법을 제시한다. ECB 모드로 구현한 결과 Core2Duo 3.0 Ghz 프로세서에서 185 cycles/block, 2.0 Gbps의 성능을 보여주었다. 이 결과는 가장 빠르다고 알려진 bernstein 코드보다 35 cycles/block 빠르다. 한편 AMD64 아키텍처의 Athlon64 프로세서에서는 명령어 디코딩 과정에서 발생하는 병목현상을 제거하므로써 속도를 향상시켰다. 그 결과 Athlon64 프로세서에서 170 cycles/block의 성능을 나타났다. 이는 가장 빠르다고 알려진 Matsui의 비공개 코드와 성능이 동일하다.

네트워크 환경에 적합한 AES 암호프로세서 구조 분석 (Structure Analysis of ARS Cryptoprocessor based on Network Environment)

  • 윤연상;조광두;한선경;유영갑;김용대
    • 정보보호학회논문지
    • /
    • 제15권5호
    • /
    • pp.3-11
    • /
    • 2005
  • 본 논문은 ARS 암호프로세서의 성능분석모델을 제안하였다. 제안된 모델은 M/M/1 큐잉 모델을 기반으로 포아송 분포를 트래픽 입력으로 가정하였다. 모델을 이용한 성능분석결과 1kbyte 패킷입력에서 ARS 암호화 10라운드를 1클록에 처리하게끔 설계된 파이프라인 구조가 10클록에 처리되는 비-파이프라인 구조에 비하여 $4.0\%$ 정도의 성능향상만을 확인하였다. FPGA상에서 AES 암호프로세서를 구현한 결과 파이프라인 구조는 비-파이프라인 구조와 비교하여 게이트 수는 3.5배 크게 소요되었으나 성능은 $3.5\%$의 증가만을 나타내었다. 제안된 모델은 네트워크 컴퓨터에 사용될 AES 암호프로세서 설계 시, 최적의 가격대성능비를 갖는 구조를 제시할 수 있을 것으로 기대된다.

RFID 태그를 위한 초소형 AES 연산기의 구현 (Low-cost AES Implementation for RFID tags)

  • 구본석;유권호;양상운;장태주;이상진
    • 정보보호학회논문지
    • /
    • 제16권5호
    • /
    • pp.67-77
    • /
    • 2006
  • Radio Frequency IDentification (RFID) 시스템은 최근 수많은 산업분야에서 각광받고 있는 근거리 자동 인식 기술이다. 이러한 RFID 시스템에서 전송 데이터에 대한 보안과 프라이버시 보호는 점차 심각한 문제로 인식되고 있으며, 이를 해결하기 위해서는 강도 높은 암호 알고리즘을 이용한 전송 데이터의 암호화가 필수적이다. 본 논문에서는 이러한 문제를 해결하기 위해 RFID 태그에 구현 가능한 초소형 Advanced Encryption Standard (AES) 연산기를 제안한다. 제안하는 연산기는 3,992 게이트 카운트의 작은 크기를 가지면서 암호화와 복호화가 모두 가능하다. 또한 128-비트 한 블록에 대해 암호화를 446 클락 사이클, 복호화를 607 클락 사이클에 처리하므로 기존에 발표된 초소형 AES 연산기들에 비해 각각 55%와 40% 이상 개선된 성능을 가진다.