• ETRI Journal
• /
• 제26권5호
• /
• pp.486-492
• /
• 2004

The emergence of wide channel bandwidth wireless standards requires the use of a highly linear, wideband integrated CMOS baseband chain with moderate power consumption. In this paper, we present the design of highly linear, wideband active RC filters and a digitally programmable variable gain amplifier. To achieve a high unity gain bandwidth product with moderate power consumption, the feed-forward compensation technique is applied for the design of wideband active RC filters. Measured results from a $0.5{\mu}m$ CMOS prototype baseband chain show a cutoff frequency of 10 MHz, a variable gain range of 33 dB, an in-band IIP3 of 13 dBV, and an input referred noise of 114 ${\mu}Vrms$ while dissipating 20 mW from a 3 V supply.

• Journal of Power Electronics
• /
• 제10권4호
• /
• pp.412-418
• /
• 2010

This paper proposes a new algorithm to generate a reference signal for an active power filter using a sliding-window FFT operation to improve the steady-state performance of the active power filter. In the proposed algorithm the sliding-window FFT operation is applied to the load current to generate the reference value for the compensating current. The magnitude and phase-angle for each order of harmonics are respectively averaged for 14 periods. Furthermore, the phase-angle delay for each order of harmonics passing through the controller is corrected in advance to improve the compensation performance. The steady-state and transient performance of the proposed algorithm was verified through computer simulations and experimental work with a hardware prototype. A single-phase active power filter with the proposed algorithm can offer a reduction in THD from 75% to 4% when it is applied to a non-linear load composed of a diode bridge and a RC circuit. The active power filter with the proposed reference generation method shows accurate harmonic compensation performance compared with previously developed methods, in which the THD of source current is higher than 5%.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.80.5-80
• /
• 2002

1. Introduction II. Circuit Description III. Current-Mode Active RC Filter IV. Simulation Results V. Conclusion

• 한국전자통신학회논문지
• /
• 제11권11호
• /
• pp.1053-1060
• /
• 2016

본 논문은 디지털 능동형 가변 축전기를 사용한 적응형 이퀄라이저를 제안하고 있다. Equalizing amplifier는 주 증폭기와 source degeneration RC 필터로 구성되어 있으며, RC필터를 디지털 능동형 가변 축전기로 구현함으로써 면적 효율을 높이고 선형적인 손실 보상 영역을 확보했다. 능동형 가변 축전기는 miller effect에 의한 임피던스 증가 효과를 사용하였으며, 증폭기 이득 조정을 통해 capacitance의 가변성을 가질 수 있도록 하였다. 시뮬레이션 결과, 능동형 축전기의 선형적 가변 특성을 통해 입력 데이터의 고주파 손실을 보상하여 2Gb/s 전송속도에 대해 0.31 UI의 입력 eye 너비를 0.64 UI로 약 2배 증가시켰다. 적응형 이퀄라이저는 $0.13-{\mu}m\;CMOS$ 공정 값을 사용하여 설계 되었으며, 0.412 mm2 의 레이아웃 면적을 사용한다.

• 전기학회논문지P
• /
• 제52권4호
• /
• pp.148-153
• /
• 2003

In this paper, the low voltage 3V Sigma-Delta Digital Analog Converter(DAC) is designed for using in the transmitter of ADSL analog front-end. We have developed the CMOS DAC according to ANSI T1.413-2(DMT) standard specifications of the chip. The designed 4th-order DAC is composed of three block which are 1-bit DAC, 1st-order Switched-Capacitor filter and analog active 2nd-order Resistor-Capacitor(RC) filter. The HSPICE simulation of the designed DAC showing 65db SNR, is connected with 1.1MHz continuous lowpass filter. And also, we have performed the circuits verification and layout verification(ERC, DRC, LVS) followed by fabrication using TSMC 2-poly 5-metal p-substrate CMOS $0.35{\mu}m$ processing parameter. Finally, the chip testing has been performed and presented in the results.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.1972-1974
• /
• 2004

This paper describes the high pass filter with notch charecteristics. The proposed circuits configuration consists of two uniformly distributed RC line (herein after is called URC) and two gain amplifiers ($K_1$ and $K_2$). With the appropriate $K_1$ and $K_2$ , the circuit has a steeper slope of magnitude response at pass band steeper than using a single gain amplifier.

• 대한전자공학회논문지
• /
• 제8권5호
• /
• pp.20-26
• /
• 1971

대역통과여파기는 전달함수에 의한 진동감쇄율과 복소평면을 이용한 극좌표 응답도로써 그 특성이 설명되어 왔으나 여파기를 실제로 사용할 때에 시간에 대한 응답이 중요한 문제로 나타나는바 저주파대에서의 대역통과 여파기의 시간에 대한 응답특성을 구하고 다음단의 회로동작에 영향을 주는 요인들의 함수관계를 Analog전자계산기로 구성한 2차식 RC 능동여파기에 의해 밝혔다.

• 대한전자공학회논문지
• /
• 제18권2호
• /
• pp.14-21
• /
• 1981

전류변환 GIC 연산증폭기의 실제 특성을 고려하여 구성하고, 그 입력 admittance에 이 특성의 영향이 최소가 되도록 회로조건과 각 소자를 선정하였다. 또 각 소자에 기생하는 분포용량들을 보상하기 위한 회로를 고안하여 GIC회로에 접속하였다. 이 GIC회로를 수동여파기 회로망의 임의점에 삽입해서 능동화하는 RC 여파기의 설계방법을 상세히 설명하고, 이 방법에 예로 대성여파기를 설계하고 실험을 통해서 이 설계법의 타당성을 실증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.77-84
• /
• 1998

요즈음 CMOS 기술의 발전에 의해서 연속시간 신호시스템이 매우 각광을 받고 있다. 따라서 이 논문에서는 음성신호 처리영역에서 동작하는 CMOS floating 저항을 이용한저역통과 필터를 설계하였다. 특히 이 논문에서는 포화영역에서 동작하는 all CMOS floating 저항을 설계하였으며, $\pm$1V 영역에서 $\pm$0.04%의 선형성이 얻어졌다. 주파수 응답은10MHz를 초과하였으며 능동 RC회로의 집적화에 매우 유용할것으로 생각한다. 이 방법에 의해 설계도니 저역통과필터는 SC 필터보다 그 구조가 간단하므로 IC의 형태로 만들 때 칩 면적을 많이 줄일 수 있다. 설계된 필터의 특성은 pspice에 의해 시뮬레이션 하였으며, 그 특성이 우수함이 입증되었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.80.3-80
• /
• 2002

$\textbullet$ Janchitrapongvej Kanok(KMITL), $\textbullet$ Tangtisanon Prakit( KMITL), $\textbullet$ Janin Chainarong(KMITL), $\textbullet$ Panyanouvong Nouanchanh(KMITL), $\textbullet$ Saetia Sorapong(KMITL)