• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.108-113
• /
• 2013

This paper describes a low power asynchronous successive approximation register (SAR) type 12b analog-to-digital converter (ADC) for biomedical applications in a 0.35 ${\mu}m$ CMOS technology. The digital-to-analog converter (DAC) uses a capacitive split-arrays consisting of 6-b main array, an attenuation capacitor C and a 5-b sub array for low power consumption and small die area. Moreover, splitting the MSB capacitor into sub-capacitors and an asynchronous SAR reduce power consumption. The measurement results show that the proposed ADC achieved the SNDR of 68.32 dB, the SFDR of 79 dB, and the ENOB (effective number of bits) of 11.05 bits. The measured INL and DNL were 1.9LSB and 1.5LSB, respectively. The power consumption including all the digital circuits is 6.7 ${\mu}W$ at the sampling frequency of 100 KHz under 3.3 V supply voltage and the FoM (figure of merit) is 49 fJ/conversion-step.

• 한국통신학회논문지
• /
• 제25권9B호
• /
• pp.1635-1640
• /
• 2000

본 논문에서는 기본파를 억제시키고 2차 고조파가 주 발진신호로 동작되는 18GHz 대역의 push-push 발진기를 semi-MMIC 형태로 설계 및 제작하였다. 마이크로스트립 선로를 포함하는 passive component는 semi-insulating GaAs 기판위에 MMIC 공정을 이용하여 구현하고, Chip 형태의 P-HEMT, 저항, 캐패시터를 Au wire-bonding에의해 연결하였으며, via-hole 대신 접지면을 회로 주변에 구성하여, back-side와 wire-bonding하였다. 실험 결과 -10.5 dBm의 출력 전력 특성을 얻었으며, 기본 주파수 억압은 -17.3 dBc/Hz의 특성을 보였다. 위상 잡음은 100kHz offset에서 -97.7 dBc/Hz를 얻었다.

• 한국통신학회논문지
• /
• 제31권11A호
• /
• pp.1159-1166
• /
• 2006

본 논문에서는 수동형 태그 기반 908.5~914MHz RFID 리더기의 수신 감도를 개선하고자 수신부에 서큘레이터, LNA 그리고 SAW필터를 사용하는 개선된 수신부 시스템을 설계하였다. 그리고 시뮬레이션을 통하여 동작 주파수 및 리더기와 태그 상호간 특성에 따른 수신부 성능을 분석하였다. 분석결과 상용 시스템은 24개의 캐패시턴스(C)와 6개의 인덕터(L)를 사용함으로써 감도 손실을 가져왔으나, 본 연구에서는 설계된 시스템은 서큘레이터 사용에 의해 상호 간섭을 최소화할 뿐만 아니라 LNA 사용으로 수신 감도를 크게 향상시키는 결과를 얻을 수 있었다. 또한 SAW 필터에 의해 송 수신부 간섭을 최적화시킴으로써 시스템 감도가 더욱 개선되었음을 확인하였다.

• 한국통신학회논문지
• /
• 제17권10호
• /
• pp.1051-1062
• /
• 1992

본 논문에서는 차단주파수가 4MHz인 연속시간의 5차 OTA-C Elliptic filter를 설계하였다. 설계된 필터는 OTA-C구조로서 5개의 OTA, 8개의 커패시터와 1개의 완충기로 구성하였다. OTA의 기생커패시턴스 및 Loading에 의한 특성저하를 방지하기 위해 완충기와 커패시터를 설계하여 연결시켰고, 이로인해 주파수특성은 원래의 설계조건, 즉 통과대역 감쇠 0.2dB이하, 저지대역 감쇠 30dB와 차단주파수 4MHz를 모두 만족시켰으며, 차단특성은 이론적인 경우보다 약 7dB만큼 더욱 특성이 개선되었다.

• 전기의세계
• /
• 제31권1호
• /
• pp.50-58
• /
• 1982

As a method for improving the power factor and the waveform of ac line current drawn by ac to dc converters, converters of pulse-width control type with forced commutation circuits have been developed in recent years. However, these converters have rather complex commutation circuits which contain auxiliary thyristors in addition to the main thyristors, and their performance is not satisfactory. This paper proposes a new pulse-width controlled ac to dc converter, and analyses its commutation mechanism and its input and output characteristics. The proposed converter circuit consists of a usual thyristor bridge circuit with series diodes to which reactors and diodes are added. This circuit dose not contain auxiliary thyristors, and in this sense it is simpler than the previous converter circuits of pulse-width control type. Since the main thyristors of the converter can be forcedly turned off several times in a half cycle of source voltage, a pulse-width modulation control is possible in order to improve the current waveform as well as the power factor on ac line side. As to dc output side it is shown that the adjustable range of output voltage is wide and the voltage regulation is good due to a rapid reversal of voltage across the commutating capacitors by LC resonance during commutation period. It is also shown that the regenerative operation of the converter is possible.

• 한국전자파학회논문지
• /
• 제29권2호
• /
• pp.142-145
• /
• 2018

본 논문에서는 전원보드의 공통모드 노이즈 감쇠를 위한 디커플링 커패시터 회로를 효율적으로 시뮬레이션할 수 있는 구조분할 해석기법을 제시한다. 제시하는 구조분할 해석기법이 적용된 전원보드 설계에서는 보드를 두 부분으로 구조분할하였으며, 분할된 구조와 커패시터 회로의 임피던스 파라미터를 재결합하기 위한 방법을 제시하였다. 구조분할 해석기법을 적용함으로써 공통모드 노이즈 감쇠 시뮬레이션에 수행되는 시간을 46 % 이상 단축하였다.

• Journal of Electrical Engineering and Technology
• /
• 제13권5호
• /
• pp.1986-1995
• /
• 2018

In this paper, a novel neutral-point voltage balancing scheme for NPC three-level inverters using carrier-based sinusoidal pulse width modulation (SPWM) method is developed. The new modulation approach, based on the obtained expressions of zero sequence voltage in all six sectors, can significantly suppress the low-frequency voltage oscillation in the neutral point at high modulation index and achieve a fast voltage-balancing dynamic performance. The implementation of the proposed method is very simple. Another attractive feature is that the scheme can stably control any voltage difference between the two dc-link capacitors within a certain range without using any extra hardware. Furthermore, the presented scheme is also applicable to the single-phase NPC three-level inverter. It can maintain the neutral-point voltage balance at full modulation index and improve the voltage-balancing dynamic performance of the single-phase NPC three-level inverter. The performance of the proposed strategy and its benefits over other previous techniques are verified experimentally.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 춘계학술대회 논문집
• /
• pp.353-357
• /
• 2004

This paper presents the result of survey of case study for harmonics in electrical installations of buildings. Recently, many power electronic equipments(power converter, computers, air conditioners electronic ballasts for fluorescent lamps and so on) are used in office buildings, and harmonic current from them influence the other equipments in a distribution line. Notably, voltage distortion or voltage harmonics may approach or exceed is allowable level in power distribution system. Individual electric power consumers and end-users and responsible for reducing current harmonics while companies or utilities are responsible for reducing voltage harmonics at the point of common coupling in distribution system. As for harmonics, which one of the electric power qualities, it becomes important to obtain harmonic voltage/current distribution of the power system precisely because the use of power electronic apparatus in increasing. To suppress harmonics in electrical ins tallations of buildings, one of many methods suggest that resonance frequencies are controlled by modulating the capacities of high-voltage customer's capacitors.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.241-250
• /
• 2000

Chua 회로는 어트렉터와 다양한 분기를 나타내는 간단한 전자 회로로 2개의 캐패시터, 인덕터, 선형 저항 그리고 비선형 저항으로 구성되어 있다. 본 논문에서는 두 개의 동일한 Chua 회로를 이용하여 송신부와 수신부를 구성하고 이 사이에 등가 손실 전송선로를 카오스 동기화 및 암호화 통신 방법에 대하여 연구하였다. 손실 등가 전송 시스템의 동기화는 결합 동기 이론을 적용하기 곤란하기 때문에 구동동기 이론과 결합 동기 이론을 결합한 구동-결합 동기 이론을 제안하였다. 두 개의 동일한 Chua 회로에 등가 손실 전송 선로를 두어 전송로를 구성한 후 송신부와 전송선로 사이는 구동-결합 동기 이론을, 전송선로와 수신부 사이는 결합 동기 이론을 적용한 동기화 방법을 제시하였다. 손실 등가 전송 선로를 가진 Chua 회로의 카오스 암호화 방법은 송신부에서 카오스 신호화 정보 신호를 가산기를 이용하여 합성한 후 수신부에서 이들 신호를 분리하는 복조 방법을 제안하였다.

• Journal of information and communication convergence engineering
• /
• 제11권3호
• /
• pp.147-152
• /
• 2013

A novel balun being the structure of a Wilkinson power divider is suggested and fabricated. One of the power dividing paths in the suggested balun uses a conventional ${\lambda}/4$ transmission line for $-90^{\circ}$ phase shifting, and the other path uses a composite right/left-handed -${\lambda}/4$ transmission line for $+90^{\circ}$ phase shifting with four series capacitors and three parallel inductors. In addition, the suggested balun uses two $50-{\Omega}$ resistors and a conventional $50-{\Omega}$ transmission line of ${\lambda}/2$ electrical length between the two output ports, achieving good isolation and reflection values of two balanced ports. The suggested balun is simulated by the advanced design system simulation program and fabricated on TLX-9 20-mil substrate. The fabricated balun has a very good values of $S_{11}$ = -27.46 dB, $S_{21}$ = -3.40 dB, and $S_{31}$ = -3.28 dB, a phase difference of $-179.5^{\circ}$, a magnitude difference of 0.12 dB, and a delay difference of 0.1 ns, with $S_{22}$ = -36.28 dB, $S_{33}$ = -27.19 dB, and $S_{32}$ = -25.2 dB at 1 GHz, respectively.